

# UNIVERSITÀ DEGLI STUDI DI TRIESTE

# XXXVI CICLO DEL DOTTORATO DI RICERCA IN INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE

Borsa finanziata da Elettra Sincrotrone Trieste

Strumentazione ed apparati sperimentali innovativi per misure risolte in tempo e spazio su singole particelle

Settore scientifico-disciplinare: ING-INF/01 ELETTRONICA

DOTTORANDO MARCO CAUTERO

COORDINATORE PROF. FULVIO BABICH Yn Black

PROF. SERGIO CARRATO

CO-SUPERVISORE DI TESI

CO-SUPERVISORE DI TESI SIG. RUDI SERGO

ANNO ACCADEMICO 2022/2023

# UNIVERSITÀ DEGLI STUDI DI TRIESTE

Dipartimento di Ingegneria e Architettura



# Dottorato di ricerca in

Ingegneria Industriale e dell'Informazione

# Strumentazione ed apparati sperimentali innovativi per misure risolte in tempo e spazio su singole particelle

Dottorando Marco Cautero Relatore

Chiar.mo Prof. Sergio Carrato

Correlatore Dott. Gabriele Brajnik Sig. Rudi Sergo

Anno Accademico 2022/2023

# Sommario

La progettazione di strumentazione all'avanguardia e la sua integrazione all'interno di apparati sperimentali esistenti sono aspetti fondamentali per poter conseguire misure allo stato dell'arte. Il miglioramento introdotto grazie a questi strumenti non si limita esclusivamente a migliorare la qualità delle misure già possibili, bensì talvolta permette di dare origine a tecniche di misura completamente innovative, le quali sono in grado di fornire informazioni scientifiche impossibili da ottenere in altri modi. Acciocché si verifichi, oltre a uno studio approfondito di tutti gli elementi che compongono l'apparato, in maniera tale da localizzare e perfezionare eventuali criticità, è necessaria una profonda comprensione degli aspetti sperimentali e dei fenomeni fisici che si intende studiare. Successivamente, in seguito allo studio approfondito del caso scientifico, il raggiungimento di tale traguardo è reso possibile grazie ad una attenta progettazione *ad hoc* dei componenti *hardware*, del *firmware* e del software.

Nello specifico, questa ricerca è stata incentrata sullo sviluppo di due strumenti: un convertitore tempo-digitale per misure di coincidenza ed uno strumento di *add-on* per strumenti a scansione di sonda. Sebbene gli strumenti e gli apparati discussi appartengano ad ambiti completamente diversi, l'architettura e la metodologia di ottimizzazione utilizzate sono le stesse. Infatti, il punto di partenza di questo elaborato è proprio l'ingegnerizzazione di apparati di misura già esistenti con l'obiettivo di migliorarne la qualità dei risultati, l'interfaccia di gestione e gli algoritmi di elaborazione, rendendo possibili esperimenti altrimenti non effettuabili con strumentazione già esistente.

A seguito quindi di una caratterizzazione degli strumenti grazie a setup di misura realizzati ad-hoc, in questo elaborato vengono presentate le tecniche innovative per la rivelazione risolta in spazio e tempo di singole particelle. Per il primo strumento queste si sono concretizzate in un convertitore tempo-digitale che, oltre a migliorare i parametri di merito di questo strumento, consente due tecniche del tutto distinte. La prima tecnica riguarda un approccio sperimentale che permette la combinazione di schermi al fosforo con speciali rivestimenti e rivelatori a linea di ritardo per la creazione di un apparato flessibile che può ospitare facilmente diversi sistemi di imaging. La seconda tecnica invece unisce le potenzialità di dispositivi allo stato solido in arseniuro di gallio per l'amplificazione del segnale generato da singoli fotoni ad alte energie con l'acquisizione basata sempre su linee di ritardo. Il secondo strumento, invece, oltre a migliorare significativamente le tecniche di *fast imaginq* con strumenti di microscopia a sonda, consente il tracciamento dei movimenti di singole particelle sulla superficie di un campione con velocità e accuratezza assai migliori rispetto a tutte le precedenti versioni.

Entrambi gli strumenti sono stati validati in apparati di misura già esistenti in modo da avere un confronto con l'elettronica precedente e le misure così ottenute sono state sottoposte come articoli a diverse riviste di rilievo internazionale.

# Indice

Lista delle abbreviazioni iii							
Introduzione vi							
1 Elettronica di acquisizione			a di acquisizione	1			
	1.1	Sched	a di supporto generale MAB C10	2			
		1.1.1	Field Programmable Gate Array	3			
		1.1.2	Schede di conditioning e trasmissione dati	7			
	1.2	Sched	e periferiche	8			
		1.2.1	Scheda Double GPX 2	10			
		1.2.2	Scheda Novaboard	13			
		1.2.3	Scheda FAST	15			
<b>2</b>	Tin	ne to I	Digital Converter	17			
	2.1 Classificazione e funzionamento dei Circuiti di temporizzazion		19				
		2.1.1	Time to Amplitude Converter	20			
		2.1.2	Approccio Fully-Digital	21			
	2.2 Implementazione di un TDL-TDC		mentazione di un TDL-TDC	27			
2.3 THR08 – TDC		8 – TDC	32				
		2.3.1	GPX2 TDC Wrapper	42			
		2.3.2	POLIMI TDC Wrapper	43			
3	Mis	sure ris	solte in tempo	<b>62</b>			
	3.1	Spettr	oscopia pump-probe risolta in tempo	63			
	3.2 Time-resolved Imaging		resolved Imaging	73			
		3.2.1	Microchannel Plate	74			

		3.2.2 Constant Fraction Discriminator	78	
		$3.2.3$ Setup di imaging per applicazioni risolte in tempo $\ldots$	81	
	3.3	Misure di coincidenza	01	
4	App	Apparati innovativi 10		
	4.1	Apparato di imaging flessibile	06	
	4.2	Rivelatori allo stato solido per raggi X e raggi gamma $\ .\ .\ .\ 1$	11	
<b>5</b>	Fast	st Scanning Probe Microscopy 1		
	5.1	Elettronica del FAST SPM	28	
	5.2	FAST SPM Manager	30	
			00	
		5.2.1 Architettura generale	31	
		5.2.1  Architettura generale	31 35	
		5.2.1  Architettura generale	31 35 40	

### Bibliografia

# Lista delle abbreviazioni

ADC:	Analog-to-Digital Converter
AFM:	Amplitude Force Microscopy
ALM:	Adaptive Logic Module
ASIC:	Application Specific Integrated Circuit
AWG:	Arbitrary Waveform Generator
BER:	Bit Error Rate
BGA:	Ball Grid Array
BRAM:	Block of Random Access Memory
CC:	Carry-Chain
CCD:	Charge-Coupled Device
CDL/XDL:	Cross Delay Line
CDR:	Clock Data Recovery
CFD:	Constant Fraction Discriminator
CLB:	Configurable Logic Block
CPLD:	Complex Programmable Logic Device
CSSE:	Clock Sample Shifted-Events
CU:	Control Unit
DAC:	Digital-to-Analog Converter
DDR:	Double Data Rate
DL:	Delay Line
DNL:	Differential Non-Linearity
DSP:	Digital Signal Processor
ELSC:	Event-Latch Shifted Clock
ENF:	Excess Noise Factor
ET:	Error Topography
FEL:	Free Electron Laser

FIFO:	First-In First-Out
FLIM:	Fluorescence Lifetime Imaging Microscopy
FMC:	FPGA Mezzanine Card
FPGA:	Field Programmable Gate Array
FWHM:	Full Width Half Maximum
GMII:	Gigabit Media-Independent Interface
HDL:	Hardware Description Languags
HDMI:	High Definition Media Interface
HDR:	High Dynamic Range
HPC:	High Pin Count
HV:	High Voltage
I/O:	Input/Output
IP:	Intellectual Property
LAB:	Logic Array Block
LGAD:	Low Gain Avalanche Device
LPC:	Low Pin Count
LSB:	Least Significant Bit
LUT:	Look-Up Table
LVDS:	Low Voltage Differential Signaling
LVPECL:	Low Voltage Positive Emitter Coupled Logic
LiDAR:	Light Detection And Ranging
MAC:	Medium Access Control
MBE:	Molecular Beam Epitaxy
MCP:	Microchannel Plate
MII:	Media-Independent Interface
MLAB:	Memory Logic Array Block
PCB:	Printed Circuit Board
PCS:	Physical Coding Sublayer
PEPICO:	Photoelectron-Photoion Coincidence
PET:	Positron Emission Tomography
PHY:	Physical Layer
PI:	Proporzionale-Integrale
PLL:	Phase-Locked Loop

Università degli studi di Trieste - 2024

PRBS:	Pseudo-Random Binary Sequence
PRIN:	Progetto di Rilevante Interesse Nazionale
$\mathbf{QFN}$ :	Quad Flat No-Lead
ROI:	Region Of Interest
SAM-APD:	Separate Absorption and Multiplication Avalanche Photodiode
SEQ:	Single Element Queue
SFP:	Small Form-factor Pluggable transceiver
SNR:	Signal-to-Noise Ratio
SOC:	System On Chip
SPAD:	Single Photon Avalanche Diode
SPI:	Serial Peripheral Interface
SPM:	Scanning Probe Microscopy
$\mathbf{STM}$ :	Scanning Tunneling Microscopy
TAC:	Time-to-Analog Converter
TAP:	Test Access Point
TCAD:	Technology Computer Aided Design
TCSPC:	Time-Correlated Single Photon Counting
TDC:	Time-to-Digital Converter
TDL:	Tapped Delay Line
TOF:	Time Of Flight
TR-XAS:	Time Resolved - X Ray Absorption Spectroscopy
TSE:	Triple Speed Ethernet
TTL:	Transistor-Transistor Logic
UDP:	User Datagram Protocol
USB:	Universal Serial Bus
VMI:	Velocity Map Imaging

Un aspetto tanto fondamentale quanto forse banale del progresso di un certo ecosistema, in senso esteso, è che esso risulta possibile solamente attraverso uno sviluppo bilanciato di tutti gli elementi che ne stanno alla base. Dal momento che si parla di progresso in quanto tale, questo principio è applicabile agli ambiti e alle tecnologie più disparati, dal campo sociale a quello dell'industria, e chiaramente anche a quello della moderna ricerca scientifica. In particolare, anche per la ricerca incentrata sugli acceleratori di particelle è necessario che lo sviluppo tecnologico avanzi su tutti i fronti di pari passo; per citarne solo alcuni, un miglioramento degli acceleratori di particelle stessi, dei sensori e dell'elettronica di acquisizione ed elaborazione dei segnali. Tralasciare uno di questi aspetti può essere estremamente limitante dal punto di vista delle prestazioni che si possono raggiungere con un certo apparato. A complicare il tutto, i fronti sui quali procedere parallelamente di solito sono profondamente diversi tra di loro e per "stare al passo" con ciascuno di essi sono richieste nozioni a volte estremamente trasversali (fisica quantistica, progettazione di sistemi digitali e analogici, proprietà chimiche dei materiali, ecc.), difficilmente presenti in un singolo gruppo. Questo problema è particolarmente sentito anche in strutture altamente specializzate come, ad esempio, nei sincrotroni, dove spesso la strumentazione rischia di essere mal sfruttata o addirittura inadeguata rispetto alle possibilità offerte dalla sorgente di luce.

Per evitare che ciò si verificasse, presso il sincrotrone italiano Elettra Sincrotrone Trieste [1, 2] venne creato più di 20 anni fa un laboratorio specializzato che raggruppava al suo interno esperti di strumentazione scientifica il cui compito è di cercare le migliori soluzioni per particolari apparati spe-

rimentali, sia per le linee di luce di Elettra, sia per altri laboratori. Col passare degli anni, tuttavia, oltre ad ottimizzare l'elettronica di acquisizione e di front-end di strumenti già esistenti, si è cominciato a sperimentare soluzioni del tutto innovative nel campo dei rivelatori di particelle. Unendo la profonda conoscenza delle esigenze sperimentali con una grande competenza riguardo alle possibilità offerte dalle nuove tecnologie, il laboratorio si è quindi focalizzato sullo sviluppo di soluzioni alternative per la rivelazione di radiazione e di particelle. A differenza delle soluzioni precedenti, questa volta era l'elettronica stessa a costituire l'elemento trainante, aprendo di fatto la strada a nuove tipologie di esperimenti. Questo cambio di paradigma è alla base della tesi qui presentata, tesi condotta appunto all'interno del Laboratorio Strumentazione e Detectors.

Generalmente gli strumenti realizzati all'interno del laboratorio, o perlomeno quelli più complessi come quelli che andremo a presentare in questa tesi, sono progettati seguendo un'architettura modulare dove una scheda stampata (Printed Circuit Board, PCB) centrale coordina ed elabora i segnali tra una o più periferiche, solitamente altre PCB progettate per soddisfare determinate specifiche, ed il software di alto livello gestiti dagli utenti. Questa scheda centrale, tipicamente detta motherboard, non solo deve essere in grado di gestire elevati throughput, sia in ingresso, provenienti da diversi sensori, che in uscita, verso attuatori o anche PC, ma viene spesso utilizzata come principale potenza di calcolo in tutti gli strumenti realizzati. Questo è possibile dal momento che a bordo di questa scheda è presente una Field-Programmable-Gate-Array (FPGA), ovvero una piattaforma di calcolo eterogenea che include blocchi di memoria, unità aritmetiche specifiche per il Digital Signal Processing (DSP) e soprattutto zone riprogrammabili, in gergo chiamate Configurable Logic Block (CLB), che offrono la possibilità di parallelizzare più operazioni e quindi di soddisfare pienamente la domanda di potenza di calcolo, superando sotto alcuni aspetti i classici processori.

In questo elaborato verranno presentati due diversi strumenti basati sull'architettura appena descritta che mostrano come l'elettronica possa essere ottimizzata per dare origine a tecniche di misura non possibili in precedenza:

- Due sistemi di conversione tempo-digitale, o Time to Digital Converter

(TDC) multicanale implementati sia attraverso Application Specific Integrated Circuit (ASIC), sia su FPGA. In particolare, ci soffermeremo sull'impiego di tali apparati per la rivelazione tridimensionale (X, Y, t) di particelle basata su linee di ritardo e unita alle misure di coincidenza risolte in tempo.

- Uno strumento add-on per microscopi a scansione di sonda, solitamente chiamati *Scanning Probe Microscopes* (SPMs), che permette di aumentare in modo controllato la velocità delle sonde così da eseguire scansioni a decine di Hertz ed osservare lo spostamento di particelle di dimensioni atomiche su una superficie con risoluzioni temporali nell'ordine delle decine di microsecondi.

Per entrambi questi sistemi le FPGA assumono un ruolo chiave nel trattamento e nella trasmissione veloce dei dati, consentendo operazioni fondamentali dal punto di vista sperimentale, quali ad esempio la realizzazione di loop di controllo a banda elevata (decine e a volte centinaia di kiloHertz) riconfigurabili in base alle esigenze scientifiche. In particolare, nel caso del primo strumento che è stato realizzato (il TDC), il ruolo delle FPGA è ancora più di rilievo e per certi versi innovativo. Difatti, oltre al tradizionale impiego come acceleratore *hardware*, che permette di eseguire operazioni in parallelo ad alta velocità, la FPGA viene impiegata a tutti gli effetti come sensore per misurare i tempi di ritardo [3], ovvero in modalità alternativa ai tradizionali TDC basati su ASIC [4]. Nel corso del mio dottorato sono state sviluppate elettroniche TDC basate su entrambi gli approcci, confrontando le prestazioni e valutando i pro e i contro delle varie soluzioni.

L'approccio basato su FPGA-TDC parte da un'idea nata all'interno del Digital Electronics Lab del Dipartimento di Elettronica, Informatica e Bioingegneria (DEIB) del Politecnico di Milano, con il quale il Laboratorio di Elettra collabora da diversi anni, il quale sostanzialmente riesce ad avere informazioni temporali tramite le FPGA instradando opportunamente i segnali in ingresso con il controllo sulla singola porta logica; in questo modo, sfruttando i ritardi di propagazione tra le celle "base", il laboratorio è riuscito a sviluppare una gamma di strumenti all'avanguardia sul fronte della temporizzazione dei segnali, quindi TDC ma non solo [5]. Questo utilizzo estremamente spinto delle risorse delle FPGA è sempre più comune all'interno della comunità scientifica e costituisce un chiaro esempio di come l'elettronica, in questo particolare caso elettronica digitale, possa migliorare

un sistema e diventarne l'elemento trainante. Uno dei chiari vantaggi di questo approccio è che si possono utilizzare le attuali tecnologie per lo sviluppo di circuiti integrati senza dover per forza progettare un ASIC, compito molto complesso, costoso e lungo, con l'indubbio vantaggio che è possibile programmare più volte questi componenti configurandoli per ogni situazione sperimentale.

Per tutti questi motivi la discussione sulla progettazione digitale delle FPGA sarà uno degli argomenti fondamentali di questo elaborato, sebbene non l'unico. Infatti, per entrambi gli strumenti saranno presentati tutti gli aspetti di progettazione che sono stati necessari al fine di raggiungere prestazioni competitive con lo stato dell'arte. Questi aspetti riguardano anche lo "studio fisico" del rivelatore, in quanto tutto parte dal sensore stesso e dal "segnale analogico" che esso produce.

Il primo sistema che verrà descritto vede come protagonista un TDC a otto canali indipendenti il cui sviluppo è iniziato con la mia tesi magistrale [6]. Grazie all'informazione fornita da questo strumento è possibile sfruttare la correlazione temporale tra segnali provenienti da rivelatori di diverso tipo, che risulta essere ben definita, per dedurre altri tipi di informazioni. Ad esempio, come vedremo in dettaglio nel corso di questo lavoro, l'elettronica sviluppata è risultata fondamentale nella ricerca di "eventi rari" per discriminare gli eventi utili da altri eventi che interferiscono con la misura, come ad esempio quelli generati dal rumore di fondo.

Queste tipologie di esperimenti vengono chiamate misure di coincidenza risolte in tempo e stanno prendendo sempre più piede all'interno degli acceleratori di particelle di ultima generazione come sincrotroni e Free Electron Laser (FEL). In particolare, anche per Elettra è previsto un rinnovamento generale che prende il nome di Elettra 2.0 e che ha come obiettivo un netto miglioramento delle prestazioni, anche da un punto di vista della temporizzazione dei singoli *bucket* [7] e quindi l'esigenza di elettronica che si aggiorni di pari passo è molto sentita.

L'enorme progresso registrato negli ultimi anni riguardo alla determinazione dei ritardi temporali, spinto anche dall'esigenza di operazioni o comunicazioni sempre più rapide, ha reso particolarmente vantaggiosi approcci che anni fa trovavano proprio nell'elettronica il loro limite fondamentale.

Ad esempio, sfruttando la velocità nota di propagazione lungo una linea di trasmissione, o linea di ritardo, è possibile calcolare con precisione sia la coordinata spaziale, sia il tempo di impatto di un certo impulso. Posizionando quindi una seconda linea di trasmissione in modo che questa si sviluppi ortogonalmente alla prima e andando ad eseguire quella che di fatto è una semplice misura di coincidenza, ottenuta correlando i tempi di impatto sulle due diverse linee di trasmissione, è possibile ottenere un rivelatore che oltre all'informazione della posizione, fornita da qualsiasi telecamera, è in grado di fornire anche un'informazione temporale con precisione di qualche decina di picosecondi per ogni evento. Questo tipo di rivelazione di particelle, grazie al fatto che la precisione temporale garantita dall'elettronica è arrivata a quest'ordine di grandezza, in diverse circostanze risulta vantaggioso, e per alcuni esperimenti imprescindibile, rispetto ai tradizionali metodi come i rivelatori basati su matrici di pixel.

Su questo particolare aspetto, nell'ambito di questo dottorato è stato messo a punto un sistema innovativo che riesce a preservare i vantaggi di entrambi i metodi di acquisizione (tradizionale e basato su linee di ritardo), risolvendo un "dilemma" che attanaglia spesso i fisici delle *beamlines* che vorrebbero godere dei vantaggi di entrambi gli approcci.

Sempre durante questo periodo di ricerca sono anche stati studiati nuovi sensori che, uniti al sistema di TDC, potrebbero portare ad interessanti svolte nel settore dei rivelatori allo stato solido. In particolare, è stato svolto un approfondito studio su dei fotodiodi a valanga in arseniuro di gallio (GaAs). Partendo da questo studio e dai risultati raggiunti con l'elettronica, è stato pensato un approccio del tutto innovativo per la rivelazione di hard X-ray e gamma ray, che è stato proposto e poi finanziato con circa mezzo milione di euro nell'ambito di un Progetto di Rilevante Interesse Nazionale (PRIN), che vede il laboratorio come uno dei principali partner di progetto.

Il secondo sistema si differenzia sotto diversi aspetti dal primo: *in primis*, sebbene questo rappresenti sempre un esempio di elettronica che abilita nuove tecnologie, non può essere utilizzato indipendentemente, ma è un *add-on*, ovvero un qualcosa che viene integrato all'interno di un SPM già esistente rendendo possibili funzionalità di grande interesse scientifico. Inoltre, esso viene solitamente utilizzato più generalmente in laboratori in cui si studia

la fisica delle superfici che non sono sempre collegati agli acceleratori di particelle, sebbene negli ultimi anni questi apparati stiano prendendo piede anche nelle *beamline* dei sincrotroni per fornire informazioni complementari con risoluzioni atomiche sulla morfologia dei campioni in esame. In questo sistema, chiamato Fast-SPM, si va a pilotare una sonda montata su dei motori piezoelettrici, particolari attuatori in grado di eseguire spostamenti con elevate risoluzioni (sub-nanometro), a frequenze fino a qualche decina di kHz. Grazie a questi movimenti rapidi e controllati è possibile scansionare delle piccole superfici, solitamente qualche nanometro quadrato, con una frequenza che può raggiungere un centinaio di immagini al secondo, ottenendo anche in questo caso un peculiare sistema di *imaging* con "elevata" (decine di millisecondi) risoluzione temporale. Questo permette di analizzare in tempo reale la dinamica di alcune particelle sulle superfici.

Inoltre, tramite un controllore che sfrutta la lettura della sonda in retroazione è possibile seguire e tracciare il percorso di alcune di queste particelle che si muovono sulla superficie (*Particle Tracking*). Chiaramente tutto questo è reso possibile dalla presenza di una FPGA che è in grado di chiudere il loop senza dover fare affidamento ad un PC, il quale introdurrebbe ritardi ben maggiori e peraltro non deterministici nel controllo della sonda, con chiare ripercussioni sulla banda della retroazione.

Nel prosieguo di questa tesi verranno analizzate nel dettaglio le scelte progettuali che hanno portato allo sviluppo di questi sistemi, solo rapidamente delineati in questa introduzione. Nel primo capitolo verrà introdotta l'architettura per l'elettronica di *front-end* utilizzata per realizzare questi strumenti. Successivamente, nel secondo capitolo, verrà descritta la peculiare arichitettura del TDC utilizzato, assieme a delle misure di caratterizzazione. Con il terzo capitolo si entrerà nel vivo delle misure risolte in tempo ed in particolare verranno presentati sistemi di *imaging* risolti in tempo, includendo una descrizione dello stato dell'arte ed alcune misure effettuate. Nel quarto capitolo verranno presentati due approcci completamente innovativi, sempre facenti uso di TDC: uno finanziato da un PRIN che fa uso di fotodiodi a valanga per la misura di fotoni di alte energie; ed un secondo che introduce un *setup* di misura flessibile. Nel capitolo finale verrà descritto il

FAST SPM, assieme alle tecniche di misura innovative che sono state rese possibili con il controllo della sonda.

# Capitolo 1

# Elettronica di acquisizione

Per realizzare strumenti di misura per la ricerca è necessario risolvere diverse sfide tecniche che variano a seconda dell'utilizzo dello strumento stesso. Questo è vero a maggior ragione quando lo strumento in questione deve avere prestazioni allo stato dell'arte e viene utilizzato per esperimenti estremamente specializzati. Tali sfide si presentano già in fase di progettazione e spesso le soluzioni da adottare per strumenti distinti sono radicalmente diverse. Ad esempio, i due strumenti protagonisti di questa tesi fanno uso di sensori ed attuatori completamente diversi, hanno *throughput* molto diversi e anche la comunicazione con il PC vede un utilizzo differente tra i due casi. Ci sono svariati modi per sopperire a questo problema ed ammortizzare i tempi e costi di progettazione.

La soluzione adottata dal laboratorio strumentazione e detectors è stata quella di identificare in fase di progettazione le difficoltà che accomunavano i vari strumenti e realizzare di conseguenza una struttura che permettesse di far fronte alla maggior parte di esse. A partire da questa soluzione generale poi è possibile progettare delle estensioni modulari ed ottimizzate per affrontare i problemi del caso specifico. In questo modo, anziché dover ripartire da zero per ogni strumento, è possibile concentrarsi solamente sui suoi aspetti più particolari. La flessibilità di questa architettura, schematizzata in Figura 1.1, consente di concretare strumenti per un'ampia gamma di esperimenti, rimanendo comunque in grado di raggiungere prestazioni allo stato dell'arte. Inoltre, questa scelta è strategica anche dal punto di vista



Figura 1.1: Rappresentazione schematica della struttura generale.

dell'ammodernamento degli strumenti in quanto, per poterlo attuare, è sufficiente mettere mano solamente sul modulo da aggiornare e non sull'intero design, evitando di dover riprogettare l'intero strumento e risparmiando sui costosissimi tempi di sviluppo delle schede.

In questo capitolo andremo ad esaminare gli elementi cruciali che costituiscono questi "supporti generali" senza tuttavia soffermarci sulle complessità di progettazione, già affrontate precedentemente [8]. In questo modo potremo lasciare più spazio alla descrizione dell'elettronica specifica ai nostri casi di studio, quindi le schede di condizionamento del segnale, l'interfaccia di comunicazione dello strumento ed infine le schede periferiche che ospitano sensori ed attuatori.

# 1.1 Scheda di supporto generale MAB C10

Questa architettura modulare è stata pensata per affrontare delle esigenze comuni alla maggior parte degli strumenti realizzati all'interno del laboratorio, e un ruolo fondamentale viene giocato dalla "scheda di supporto generale", che deve essere adatta a gestire molteplici situazioni potenzialmente assai diverse tra loro. Molti di questi strumenti vengono solitamente sviluppati per setup sperimentali collegati alle linee di luce di sincrotrone, o comunque per laboratori gravitanti attorno a grandi centri di ricerca. Tali

### Elettronica di acquisizione

setup possono essere molto complessi e l'integrazione di un nuovo strumento richiede che quest'ultimo possa interfacciarsi opportunamente in un setup scientifico già esistente: esso deve per l'appunto essere in grado di ricevere segnali da altri strumenti o sensori in parallelo ed agire di conseguenza; ovverosia, dopo aver eseguito delle operazioni sui dati letti, deve inviare a sua volta dei segnali verso altri strumenti (ad esempio per chiudere dei loop di controllo). Inoltre, lo stesso strumento deve poter comunicare con un PC, preferibilmente per mezzo di interfacce veloci e di uso comune (Ethernet, PCIe, USB-C, etc.), in modo da trasmettere i dati ad un software di alto livello qualora servisse memorizzarli o eseguire su essi ulteriori elaborazioni, e permettere agli utenti di modificare alcuni parametri di acquisizione. In questa architettura, l'equilibrio stesso tra ciò che è conveniente e/o necessario delegare all'intelligenza real-time insita nello strumento e ciò che invece è possibile e/o conveniente attuare con un processore su un PC è un elemento cruciale da affrontare in fase di progettazione, con ovvie conseguenze sui tempi di sviluppo (firmware FPGA vs software di alto livello).

Un possibile esempio è quello di uno strumento utilizzato per stabilizzare l'ampiezza di uno o più fasci laser di un setup ottico a partire dalla lettura di un fotodiodo ed andando poi ad agire su modulatori elettro o acusto-ottici. In questo caso, lo strumento viene utilizzato come controllore retro-azionato e quindi dovrà anche essere in grado di eseguire calcoli molto rapidamente, col fine di aumentare la stabilità del sistema. Sempre in questo contesto, i parametri da modificare dal computer potrebbero essere le costanti del controllore o le ampiezze desiderate per i laser.

### 1.1.1 Field Programmable Gate Array

La scheda di supporto generale, cuore dello strumento "generico", deve contenere al suo interno un chip con elevata potenza di calcolo, un gran numero di Input/Output (I/O) e la capacità di trasmettere dati attraverso un'interfaccia veloce basata su *transceiver* (ovvero linee seriali veloci). Per motivi che verranno discussi a breve, per lo strumento si è scelto di utilizzare una FPGA come dispositivo logico di orchestrazione per far fronte a tutte le specifiche sopra citate. Con queste stesse specifiche ben in mente, negli anni sono state realizzate all'interno del laboratorio diverse di queste schede di supporto generale, ospitanti FPGA provenienti da diversi produttori. Sebbene all'interno del laboratorio vi siano competenze trasversali che consentono di avvalersi di FPGA ed altre tipologie di logiche programmabili (ad esempio *Complex Programmable Logic Device*, in breve CPLD) di diverse marche, per il progetto qui descritto vengono utilizzate principalmente schede con FPGA prodotte da Intel [9], in particolare delle famiglie Arria e Cyclone. La scelta di questa particolare marca è legata all'ambiente di sviluppo (Quartus) che risulta molto più immediato ed intuitivo rispetto alle controparti di altre marche, e le due famiglie vengono utilizzate in base alle prestazioni computazionali richieste, più elevate per la prima e più contenute per la seconda. Per questa tesi sono state utilizzate solamente schede con FPGA della famiglia Cyclone, in particolare il modello 10 GX. La scheda ospitante questa FPGA prende il nome di MAB C10 ed è rappresentata in Figura 1.2.

Il particolare punto di forza delle FPGA è che, tramite linguaggi di programmazione specifici chiamati Hardware Description Language (HDL), è possibile instradare i segnali con il controllo sulle singole porte logiche, e ciò abilita la realizzazione di integrati altamente specializzati a costi ridotti. Infatti, all'interno delle FPGA è possibile parallelizzare più operazioni, superando di fatto i classici processori che per questo aspetto sono limitati dal numero di core e da un set di istruzioni non modificabile. All'interno dell'intricata struttura delle FPGA che interconnette diversi milioni di porte logiche, chiamata core fabric, è possibile trovare anche zone non programmabili che svolgono funzioni specifiche e che risultano utili per realizzare firmware con un grado di complessità superiore: blocchi di memoria (BRAM), Phase-Locked-Loops (PLL) per eseguire operazioni su diversi domini di clock e anche blocchi per le comunicazioni basate su transceiver. Inoltre, è anche possibile utilizzare logica pre-programmata in HDL per istanziare moduli standard, come ad esempio buffer First In First Out (FIFO) o controller per i protocolli di comunicazione più utilizzati (I2C, UART, Gigabit Ethernet, etc.). Nonostante questi blocchi ausiliari, ai quali ci si riferisce col termine di Intellectual Property (IP) cores [10], talvolta risulta comunque complicato o poco opportuno descrivere su HDL alcuni algoritmi, ad esem-



Figura 1.2: Vista dall'alto della scheda di supporto generale MAB C10.

pio le operazioni aritmetiche in virgola mobile, protocolli di comunicazione verbosi o algoritmi che non traggono vantaggio dalla parallelizzazione.

Per implementare questi algoritmi può quindi tornare comodo sfruttare anche dei classici processori che permettono di implementare algoritmi complessi. Per questo, tra i numerosi IP Core istanziabili su una FPGA, a volte è possibile sintetizzare la logica di un processore, parlando in questo caso di *soft-core processor*. In alternativa, nelle FPGA più recenti, è possibile già trovare un vero e proprio processore nel *core fabric* della FPGA stessa. In questi casi si parla di *System-On-Chip* (SOC) [11]. Per questa tesi, non è stato necessario l'utilizzo di tali processori in quanto la logica implementata tramite HDL è risultata sufficiente.

Grazie alla loro particolare struttura, le FPGA sono diventate strumenti fondamentali nella produzione di strumentazione all'avanguardia, ma non



Figura 1.3: Core fabric di una FPGA Cyclone 10 GX [17].

solo. Infatti, il *core fabric*, unito alla tecnologia che abilita la riprogrammazione, le rende ottimi strumenti per la prototipazione di ASIC. Anche all'interno della ricerca, sono numerosi i casi in cui vengono implementati design digitali interamente su FPGA [12, 13, 14], ottenendo prestazioni allo stato dell'arte. Per alcuni di questi design i segnali vengono instradati minuziosamente attraverso specifici blocchi [3, 15, 16], che per le FPGA della Intel prendono il nome di *Adaptive Logic Modules* (ALM). Le ALM sono raggruppate all'interno di ulteriori strutture chiamate *Logic Array Block* (LAB) e *Memory* LAB (MLAB). Come verrà dimostrato in seguito, durante il lavoro svolto in questi tre anni è stato anche studiato come istanziare percorsi specifici all'interno del *core fabric* di FPGA appartenenti alla famiglia Cyclone (facilmente traducibile per altre famiglie), in modo da poter sintetizzare all'occorrenza funzioni logiche ai limiti della tecnologia attuale.

### 1.1.2 Schede di conditioning e trasmissione dati

Altri due importanti aspetti da descrivere dell'elettronica modulare presentata in questo capitolo sono l'interfaccia di trasmissione dati e le schede di condizionamento del segnale, ovvero tutta l'elettronica che permette di interfacciarsi col "mondo esterno". Infatti, i segnali generati dai rivelatori sono raramente assimilabili in maniera diretta dagli integrati montati sulle schede di specializzazione, ma necessitano di essere pre-elaborati in modo da ottimizzarne la misura (amplificazione, filtraggio, traslazione di livello, etc.). Inoltre, anche l'elaborazione che viene eseguita a livello di FPGA necessita di parametri che possono variare a seconda delle condizioni di un certo esperimento. È quindi necessaria un'interfaccia tramite la quale sia possibile interagire con lo strumento stesso. Infine, durante un esperimento scientifico è di fondamentale importanza essere in grado di trasmettere i dati ad un computer che possa visualizzarli, elaborarli ulteriormente e, all'occorrenza, salvarli per poi riprenderli in un secondo momento.

Per quanto riguarda la trasmissione dei dati e dei parametri, si è deciso di utilizzare un protocollo di comunicazione basato su *Gigabit Ethernet* in modo da essere in grado di trasmettere anche grandi quantità di dati ad alta velocità, anche provenienti da dispositivi molto lontani dal PC. Sfruttando quindi gli IP core per la comunicazione basata su *transceivers*, si è scelto di implementare la comunicazione tramite il protocollo *User Datagram Protocol* (UDP) dal momento che questo è uno standard ampiamente utilizzato ad Elettra ed in altre strutture similari per realizzare la comunicazione con gli strumenti. Per implementare UDP su *Ethernet* la MAB C10 è dotata di un particolare connettore chiamato *Small Form-factor Pluggable transceiver* (SFP). Questo connettore è modulare e permette di utilizzare diversi supporti fisici, tra i quali c'è appunto anche il cavo in rame.

Oltre al connettore SFP e al connettore FMC di cui parleremo nel prossimo paragrafo, sulla MAB C10 sono presenti anche altri connettori più semplici che permettono di collegare segnali che non provengono dalla *daughter-board* e che quindi non hanno bisogno di elevate frequenze di commutazione, ad esempio segnali provenienti da semplici pulsanti o interruttori sui pannelli degli strumenti. L'elettronica di condizionamento del segnale, come anticipato, rappresenta tutta l'elettronica di interfaccia che converte i segnali in ingresso ed in uscita, che quindi fa da ponte tra l'elettronica interna e quella esterna. A titolo di esempio, nel caso dei TDC, molti rivelatori generano impulsi negativi di ampiezza variabile. Gli ASIC che si occupano di misurare il tempo di arrivo dei segnali non sono in grado di misurare tali impulsi ed è quindi necessario che questi vengano prima "discriminati" per distinguerli da eventuali segnali spuri, dovuti al rumore del setup o riflessioni. Per questo tipo di strumenti si fa uso di un particolare circuito chiamato *Constant Fraction Discriminator* (CFD), che, a differenza dei discriminatori a soglia, è in grado di mantenere l'informazione temporale degli impulsi in ingresso.

Queste elettroniche di condizionamento sono quindi estremamente importanti per permettere agli strumenti realizzati all'interno del laboratorio di uniformarsi agli standard utilizzati all'interno della comunità scientifica. Dal momento che le funzionalità di questi circuiti sono strettamente dipendenti dalla tipologia di esperimenti che si desidera condurre, la descrizione più specifica di queste schede e delle loro funzioni è delegata ai capitoli successivi, dove verranno presentati i singoli casi di studio.

# 1.2 Schede periferiche

Le schede periferiche, chiamate *mezzanine*, sono le PCB grazie alle quali la scheda di supporto poc'anzi descritta si specializza e va a realizzare quindi gli strumenti desiderati; esse vengono progettate ad hoc per lo strumento in questione e devono ospitare tutti i componenti di sensing e di attuazione necessari, ovvero componenti che convertono un'informazione di interesse da un certo dominio a quello digitale, in modo che questa sia "digeribile" dalla FPGA, o viceversa, dal dominio digitale ad un altro. Tra questi componenti i più comuni sono i *digital-to-analog converter* (DAC) e gli *analog-to-digital converter* (ADC), che permettono di convertire in digitale tensioni o correnti analogiche e viceversa; tuttavia, è possibile trovare anche ASIC più particolari. In particolare, per questa tesi assumono un ruolo fondamentale i componenti che misurano intervalli temporali e li traspongono in digitale. Questi particolari ASIC sono chiamati *time-to-digital converter* (TDC).

#### Elettronica di acquisizione

A seconda del compito che un determinato strumento deve svolgere è quindi necessario scegliere già in fase di progettazione un ASIC con precise caratteristiche e, dal momento che agli strumenti in questione sono richieste prestazioni allo stato dell'arte, anche gli ASIC al loro interno devono essere caratterizzati da specifiche adeguate. Il miglioramento delle figure di merito di questi componenti può concretizzarsi in diversi modi (ad esempio per un TDC si può parlare di precisione *single shot*, numero di canali, *pulse-pair resolution*, etc.), ma generalmente è sempre accompagnato da un incremento del flusso di dati generati e per questo necessita di interfacce di comunicazione veloci, efficienti, e dotate di un elevato numero di pin.

Per questo motivo, la MAB C10, come anche le altre schede di supporto generale sviluppate all'interno del laboratorio strumentazione e detectors, è dotata di un particolare connettore (visibile a sinistra in Figura 1.2) chiamato *FPGA mezzanine card* (FMC) tramite il quale è possibile connettere le schede di specializzazione. Tale connettore è stato introdotto nel 2008 all'interno di uno standard che ha come obiettivo quello di fornire le specifiche per un'interfaccia modulare che, come si intuisce dal nome dello standard, è basata su FPGA. Il connettore in questione risponde perfettamente ai requisiti di numero di linee e velocità di trasmissione. Infatti, esso può fare uso di 160 pin (*Low Pin Count*, LPC) o 400 pin (*High Pin Count*, HPC) a seconda del numero di linee necessarie. Questi sono raggruppati in base alla loro funzionalità, ed alcuni di questi sono riservati alla comunicazione tramite *transceiver*, e di conseguenza consentono di raggiungere *throughput* molto elevati (fino a 10 Gbps). Oltre a questi ci sono anche pin riservati per protocolli di comunicazione classici come I2C o JTAG.

Un'altra importante caratteristica di questo connettore è che, a differenza di altri connettori pensati per funzionare con processori, esso rende possibile la trasmissione parallela [18] dei dati in modo da sfruttare pienamente la potenza di calcolo delle FPGA.

Di seguito verranno presentate le tre PCB periferiche realizzate ed utilizzate durante questi ultimi tre anni, focalizzando l'attenzione su quali sono state le sfide progettuali e le loro architetture.

### 1.2.1 Scheda Double GPX 2

Come abbiamo scritto, ciò che caratterizza definitivamente lo strumento che si basa su questa architettura è determinato dal codice presente sulla FP-GA della scheda generale e dalle schede periferiche, chiamate *mezzanine*. Nel corso della mia ricerca ho affrontato in particolare lo sviluppo di due strumenti che si basano su questa architettura: un TDC, sviluppato in più versioni e con approcci completamente diversi tra loro, e un'elettronica per eseguire *Fast Scanning Probe Microscopy*.

Iniziamo con il primo di questi, dove gioca un ruolo fondamentale la mezzanine Double GPX2. Questa scheda è stata progettata durante la mia tesi magistrale, sempre presso il laboratorio strumentazione e detectors, e successivamente rifinita durante questi ultimi tre anni. Delle tre schede, è l'unica che rispetta il form-factor single width (che si differenzia da quello double width che invece fa uso di due connettori FMC) descritto dal protocollo. Questo perché le altre due schede rappresentano dei primi prototipi e, in quanto tali, sono volutamente più grandi e dotate di componenti extra (interruttori, switch, etc.) per agevolare il debug. Tuttavia, come vedremo quando giungeremo alle loro relative sezioni, è già stata iniziata una fase di ingegnerizzazione per fare in modo che le schede finali siano tutte conformi allo standard. La PCB in questione, visibile in Figura 1.4, ospita due TDC a quattro canali indipendenti implementati su ASIC dalla AMS, chiamati GPX2 [4], e viene attualmente utilizzata per realizzare un TDC a 8 canali chiamato THR08-TDC.

Durante la progettazione di queste schede è stato molto importante separare spazialmente le zone dove l'informazione non è ancora stata digitalizzata, ovvero la "regione analogica", da quelle a monte della misura da parte degli integrati, con il fine di evitare che l'interferenza di quest'ultime potesse disturbare l'acquisizione analogica. Nelle schede che ospitano i TDC, il segnale "analogico" è rappresentato dal tempo di arrivo di segnali impulsati. Il trattamento del segnale è quindi particolarmente complesso e soggetto sia all'interferenza tra linee diverse (*crosstalk*), sia al rumore proveniente da fonti esterne. Anche piccole differenze, come la distribuzione non omogenea del calore generato da un componente, possono inficiare significativamente



Figura 1.4: Vista dall'alto della scheda FMC Double GPX2.

la misura come vedremo in seguito.

Oltre a separare fisicamente le zone critiche in fase di progettazione, è stato necessario fare uso di famiglie logiche differenziali anziché segnali *singleended* come possono essere il *Transistor-Transistor Logic* (TTL) o il LVC-MOS [19]. Dal momento che i segnali differenziali si basano sulla differenza di tensione tra due linee per trasportare le informazioni, è possibile utilizzare tensioni di alimentazioni inferiori, diminuendo il cross-talk tra le linee. I vantaggi di questa scelta sono molteplici: in primo luogo, si ottengono misure più precise poiché ora le linee sono meno sensibili al rumore di modo comune; inoltre, grazie all'abbassamento delle tensioni di alimentazione, ne consegue una diminuzione anche in termini di consumi; infine, sempre sfruttando la maggiore integrità del segnale, è possibile aumentare le frequenze di commutazione fino ad arrivare a diverse centinaia di MHz [20], velocizzando in questo modo la trasmissione di informazioni.

Per sfruttare quindi le caratteristiche dei segnali differenziali, lo stadio di ingresso della scheda è dotato di due connettori *High-Definition Multimedia Interface* (HDMI) e otto connettori mini *Universal Serial Bus* (USB), i quali possono essere utilizzati alternativamente. La scelta di questi connettori è frutto di una prima ingegnerizzazione della scheda: per diminuire il numero di connettori, e quindi il costo e la complessità della scheda, si è deciso di utilizzare degli standard progettati appositamente per segnali differenziali. Infatti, i cavi HDMI prevedono l'utilizzo di quattro linee differenziali e quelli USB di una sola. I segnali in ingresso a questa scheda sono segnali *Low-Voltage Positive Emitter-Coupled Logic* (LVPECL) che vengono poi convertiti in *Low-Voltage Differential Signaling* (LVDS) [21]. Questi standard logici sono molto comuni tra i produttori di circuiti integrati e infatti anche la GPX2 ne fa uso, sia per i segnali in ingresso, sia per quelli in uscita. Infatti, per ogni canale di una GPX2 vengono utilizzate due coppie di linee LVDS, entrambe inviate alla MAB C10 attraverso il connettore FMC.

Un altro aspetto critico di cui tenere conto durante la progettazione delle schede per TDC è quello dei clock. Infatti, per essere in grado di misurare correttamente il tempo di arrivo dei segnali con la precisione richiesta da alcune tecniche sperimentali di punta (pochi picosecondi), è necessario utilizzare *clock* con bassi *jitter* ed accuratezze dell'ordine delle parti per milione, se non inferiore. Per la scheda in questione, viene utilizzato il 530BA10M [22], un oscillatore al quarzo che produce un output LVDS. Il segnale di clock viene inviato ai due TDC, ad un connettore esterno per permettere ad altri strumenti di sincronizzarsi e, tramite delle linee dedicate del connettore FMC, anche all'FPGA. Questo è necessario dal momento che per questi strumenti si vuole poter ricostruire l'informazione temporale degli eventi su larghe scale temporali (secondi ma a volte anche minuti) pur preservando, su queste scale, la precisione del picosecondo. Utilizzare oscillatori diversi comporta il rischio di avere sfasamenti sul lungo termine tra il clock dei TDC ed il clock dell'FPGA, complicando estremamente, o anche rendendo impossibile, la procedura di ricostruzione dell'informazione temporale. Infine, per la configurazione delle GPX2 viene utilizzato il protocollo Serial Peripheral Interface (SPI), protocollo comunemente utilizzato per la comunicazione tra circuiti integrati su brevi distanze. Lo SPI generalmente non è in grado di supportare alti flussi di dati (throughput massimo di 60 Mbps), tuttavia questo non costituisce un problema in quanto l'operazione di scrittura dei parametri avviene raramente (solitamente nella fase di avvio o tra un'acquisizione e l'altra).

# 1.2.2 Scheda Novaboard

La seconda scheda sviluppata nel corso di questa tesi, sempre rivolta allo sviluppo di convertitori tempo-digitale innovativi, utilizza un approccio del tutto innovativo per la misura temporale: in questo caso il circuito che esegue la digitalizzazione dell'informazione temporale è sintetizzato nel *core fabric* di una FPGA aggiuntiva. Questa scheda, raffigurata in Figura 1.5, è chiamata Novaboard ed è stata progettata in collaborazione con il Politecnico di Milano per testare questa nuova tipologia di TDC. Come anticipato, questa scheda non rispetta il *form-factor* dello standard FMC essendo fornita di componenti aggiuntivi, talvolta ingombranti, e necessari in fase di *debug.* 



Figura 1.5: Vista dall'alto della scheda FMC Novaboard montata all'interno di un THR08-TDC.

La FPGA montata su questa *mezzanine* è una Artix 7 [23], prodotta dalla Xilinx. In generale, dal momento che le FPGA sono logiche riprogrammabili e deve essere possibile utilizzarle in molti modi differenti, esse sono circuiti integrati molto più complessi rispetto ai classici ASIC, i quali per definizione sono realizzati per svolgere compiti ben specifici. Per questo, col fine di mantenere la flessibilità, anche il numero di pin delle FPGA è estremamente elevato e tale da ricoprire un'intera faccia del *packaging*. In questi casi i pin sono disposti a matrice in una configurazione chiamata *Ball Grid Array* (BGA). Essa risulta essere un *footprint* alquanto complesso rispetto a quelli dei classici ASIC (sebbene alcuni di essi possano raggiungere le dimensioni di piccole FPGA) che solitamente si limitano al perimetro dell'involucro stesso, come nel caso dei GPX2 dove il *footprint* è un *Quad Flat No-Lead* 64 (QFN64). A complicare il tutto, le FPGA necessitano di più linee di tensione separate e di sequenze di accensione più complesse. Di conseguenza, l'introduzione di un componente del genere su una scheda richiede di risolvere una serie di sfide in fase di progettazione, a maggior ragione quando la PCB in questione è di piccole dimensioni, come in questo caso.

Come per la scheda precedente sono state mantenute le connessioni LV-PECL in ingresso in modo da mantenere la compatibilità con le schede di condizionamento del segnale utilizzate in questi tipi di strumenti. Inoltre, rimangono valide anche tutte le considerazioni fatte per migliorare l'integrità del segnale.

Tuttavia, a differenza della scheda precedente, la comunicazione da parte della Artix 7 delle informazioni temporali sull'arrivo dei segnali, a cui ci si riferisce col termine timestamps, ha richiesto lo sviluppo di una comunicazione inter-FPGA ad hoc. Dal momento che molte delle linee del connettore FMC erano inutilizzate, uno dei lavori che è stato necessario affrontare è stato il loro *utilizzo* per testare diversi modi di trasferire suddetti timestamps. Il formato dei dati generati dal TDC basato su FPGA è sostanzialmente diverso da quello utilizzato per le GPX2 e per questo è stato necessario un approccio totalmente diverso. Come vedremo più nel dettaglio successivamente, inizialmente era stato utilizzato un bus parallelo di trentadue linee single ended tramite il quale le informazioni venivano inviate alla frequenza di 100 MHz. Sebbene questo primo approccio funzionasse e sia risultato molto utile per le prime valutazioni dello strumento, esso risultava sovradimensionato ed utilizzava moltissime risorse, e per questo è stato deciso di passare ad un altro metodo più efficiente. Il sistema attualmente utilizzato fa uso delle linee riservate ai *transceiver*: utilizzando una singola coppia dif-



Figura 1.6: *Rendering* della scheda ospitante Artix 7 per il TDC realizzato dal Politecnico di Milano ingegnerizzata su standard FMC.

ferenziale dedicata è possibile instaurare una connessione *Gigabit Ethernet* tra le due FPGA, lasciando la possibilità di utilizzare le altre linee per la configurazione del sistema.

A partire dall'esperienza accumulata durante la realizzazione della novaboard, attualmente è in fase di sviluppo una scheda FMC *single-width* ospitante una Artix 7, visibile in Figura 1.6, che verrà utilizzata per realizzare lo strumento definitivo, con prestazioni ineguagliate nel panorama di dispositivi di questo tipo.

### 1.2.3 Scheda FAST

L'ultima scheda di specializzazione di cui andiamo a parlare differisce significativamente dalle prime due in quanto è stata progettata per un altro contesto: essa viene utilizzata per il secondo strumento protagonista di questa tesi, il Fast SPM. Questo è uno strumento che interagisce con un sistema di microscopia a scansione di sonda permettendo di ampliarne le funzionalità. Poiché esso non rappresenta uno strumento in sé, ma va integrato ad un apparato già preesistente, è detto essere uno strumento di add-on.

### Elettronica di acquisizione

Per questa scheda non entreremo tanto nel dettaglio delle interfacce di comunicazione dei vari integrati come invece è stato fatto per i primi due esemplari dal momento che per questa tesi non è stato sviluppato firmware per interfacciarsi con essa. Tuttavia, è comunque necessaria una rapida descrizione dei componenti presenti sulla scheda per essere in grado di descriverne il funzionamento nei capitoli successivi.



Figura 1.7: Vista dall'alto della scheda FMC per il Fast SPM.

Anche questa PCB, raffigurata in Figura 1.7, non si conforma allo standard FMC per adiuvare la fase di *debug* e progettazione. Oltre a DAC ed ADC di diverse tipologie, essa monta un integrato per misurare la temperatura da una termocoppia di tipo K. I segnali generati dai DAC vengono successivamente sommati in maniera trasparente tramite un'ulteriore elettronica esterna a quelli di controllo prodotti dall'SPM. Tutti questi componenti sono di uso più comune rispetto alle due schede precedenti e questo permette in linea teorica di utilizzare questa scheda anche per altri strumenti che necessitano di letture e/o attuazioni in tensioni.

# Capitolo 2

# Time to Digital Converter

I TDC sono circuiti che vengono impiegati per misurare gli intervalli temporali tra due eventi e convertire queste misure nel dominio digitale, consentendo elaborazioni successive. In Figura 2.1 è rappresentato il principio generale di funzionamento di un TDC. Gli strumenti e le tecniche di misura che si basano su tali sistemi di conversione tempo-digitale stanno prendendo sempre più piede, non solo nel mondo della ricerca scientifica, ma anche in altre applicazioni di tipo industriale, medico e talvolta anche di uso quotidiano. Oltre a spettrometria di massa a tempo di volo (*Time of Flight*, TOF), imaging basato su linee di ritardo e spettroscopia risolta in tempo, di recente questa tecnologia è stata utilizzata in alcuni sistemi di collaudo automatico, nelle videocamere per *Positron Emission Tomography* (PET) e, forse l'applicazione più nota, anche nei sistemi di *Light Detection And Ranging* (LiDAR) [24, 25, 26].

La facilità nel realizzare questi componenti a partire dai già consolidati pro-



Figura 2.1: Principio di funzionamento di un TDC.

cessi di produzione di circuiti integrati, unita alla flessibilità e alle diverse tipologie di misure che gli stessi hanno reso possibile, ha presto instaurato un circolo virtuoso che ha permesso a questa tecnologia di maturare e raggiungere rapidamente risoluzioni e precisioni nell'ordine delle decine di picosecondi.

Per raggiungere suddette prestazioni, la maggior parte degli strumenti disponibili in commercio fa uso di TDC implementati su ASIC, e per questo le loro caratteristiche (protocolli di comunicazione, configurazione, dinamiche di acquisizione) vengono dettate esclusivamente dai produttori, limitando la flessibilità di tali dispositivi. Inoltre, lo sviluppo di questi componenti è un processo lungo, costoso e richiede strumenti di progettazione complessi da utilizzare, risultando inaccessibile alla maggior parte dei piccoli gruppi di ricercatori.

Tuttavia, grazie all'utilizzo di dispositivi a logica programmabile come CPLD e FPGA, è possibile realizzare complessi circuiti di temporizzazione con prestazioni competitive con quelle degli ASIC ed al contempo accessibili ad un bacino d'utenza più ampio [24]. Come infatti è stato detto in precedenza. queste tecnologie riprogrammabili sono spesso utilizzate per simulare parti di ASIC o addirittura interi integrati prima di avviarne la produzione. Ciò è facilitato anche dal fatto che i processi di sintesi per progettare ASIC digitali ed FPGA siano fondamentalmente molto simili, se non addirittura gli stessi. Ad ogni modo è da tenere in mente che le finalità con cui vengono progettati i primi sono ben definite già in partenza e in questo senso le due tipologie di dispositivi sono completamente diverse. Ne consegue che anche la disposizione dei vari elementi (Flip Flop, rete di distribuzione dei clock, alimentazioni, etc.) all'interno di questi integrati differisca significativamente: nel caso degli ASIC, ogni elemento è progettato ed ottimizzato per raggiungere determinate prestazioni, mentre, per le logiche riprogrammabili, il core-fabric è studiato per permettere di implementare una varietà operazioni. Questo, come vedremo a breve, ha una serie di ripercussioni anche sui principi di funzionamento che stanno alla base dei TDC, implementati nell'una o nell'altra maniera, e di conseguenza anche sul trattamento ed interpretazione dei dati che essi generano.

Per agevolare la comprensione degli algoritmi e delle specifiche che verran-

no presentati nei capitoli successivi, di seguito verrà riportata una descrizione delle principali modalità di funzionamento dei TDC, evidenziando in particolare le differenze dovute alla particolare struttura dei diversi integrati.

# 2.1 Classificazione e funzionamento dei Circuiti di temporizzazione

Negli anni sono state sviluppate moltissime tipologie di circuiti per la conversione tempo-digitale di segnali asincroni, ovvero di segnali il cui tempo di arrivo non è correlato con il *clock* di sistema. In Figura 2.2 sono rappresentate le principali categorie, raggruppate in base al principio di funzionamento. Chiaramente, esula dalle finalità di questo elaborato l'analisi dettagliata di ciascuna di queste, la quale si può trovare in letteratura [27]. Invece, in seguito ad una rapida classificazione generale, lasceremo più spazio ad un'analisi dettagliata delle architetture dei TDC utilizzate durante lo svolgimento di questo lavoro.

Un'importante osservazione riguardo a questi convertitori è che spesso essi suddividono l'informazione temporale in due parti, una che riporta l'indicazione "grezza", o coarse, solitamente realizzata con un contatore, ed una seconda chiamata fine, che interpola tra due bin successivi del contatore coarse. Questo viene realizzato per permettere di estendere il massimo intervallo di tempo misurabile senza complicare la sezione fine, la quale normalmente presenta ottime risoluzioni ma scarso range dinamico. Sebbene anche i circuiti per l'informazione *coarse* richiedano una certa attenzione per evitare *glitch* (solitamente vengono utilizzate architetture Carry-Lookahead Adder [28, 29]), il potere risolutivo di questi è limitato dal periodo del clock con cui viene pilotato il TDC, il quale, sebbene possa raggiungere anche valori al di sotto dei 10 nanosecondi, è insufficiente rispetto alle specifiche potenzialmente raggiungibili. Per aumentare la risoluzione (e altre specifiche) dell'integrato è necessario trovare modi ingegnosi di suddividere più finemente l'intervallo temporale tra due fronti di clock successivi. Vista l'importanza delle tecniche di interpolazione che permettono di ricavare l'informazione fine, baseremo su queste la classificazione dei TDC.

Time to Digital Converter



Figura 2.2: Principali categorie di tecniche per la conversione tempo-digitale

### 2.1.1 Time to Amplitude Converter

Una delle prime tecnologie utilizzate, anche all'interno del laboratorio, per misurare in maniera più risolta gli intervalli temporali è rappresentata da una particolare tipologia di dispositivi chiamati *Time-to-Amplitude/Analog Converter* (TAC). Questi dispositivi, come si deduce dal loro nome, convertono l'informazione temporale in grandezze analogiche facilmente misurabili (solitamente tensioni), delegando poi la conversione in digitale ad un ADC. L'interpolazione viene classicamente eseguita sfruttando l'incremento lineare di una certa grandezza, ad esempio integrando nel tempo una corrente costante durante l'intervallo di interesse. Dal momento che l'integrazione di una costante genera un segnale a rampa, generalmente ci si riferisce a questa tipologia di TAC con l'espressione "convertitori a rampa". Questi possono essere implementati in modi diversi e di questi è possibile trovare una rapida descrizione del principio di funzionamento in [6].

Università degli studi di Trieste - 2024
Grazie a questa tipologia di convertitori si è in grado di raggiungere prestazioni estremamente competitive, con risoluzioni in teoria arbitrariamente piccole ed in pratica addirittura sub-picosecondo [25, 26, 30]. Questo li rende strumenti ideali per esperimenti dove sono richieste alte precisioni e stabilità ma dove il numero di canali ed il flusso sono limitati, come ad esempio misure di spettroscopia *Time-Correlated-Single-Photon Counting* (TCSPC) o Fluorescence Lifetime Imaging Microscopy (FLIM) [31]. Infatti, per essere in grado di ottenere tali prestazioni, i TAC (in particolare quelli a doppia rampa, detti anche time-stretching) necessitano di lunghi tempi di conversione, il che li rende poco adatti per alcuni esperimenti dove si verificano numerosi conteggi al secondo per singolo canale. Inoltre, a causa della loro conversione nel dominio analogico, essi sono severamente limitati anche sotto altri punti di vista: in primis, l'integrazione di tali circuiti risulta assai più complicata ed è caratterizzata da maggiori consumi in termini di potenza e dimensioni; in aggiunta, sempre a causa della natura analogica della grandezza da convertire, questi risultano essere più sensibili a disturbi introdotti da rumore ed interferenze, fattore che porta a complicare ulteriormente la progettazione di tali convertitori; viene da sé che l'implementazione di circuiti del genere su logiche riprogrammabili risulta impossibile dal momento che quelle attualmente esistenti non dispongono di circuiti di integrazione analogica al loro interno. Queste limitazioni complicano la progettazione dei TAC e ne incrementano di conseguenza anche prezzo, soprattutto quando si vuole introdurre più canali in un singolo chip.

# 2.1.2 Approccio Fully-Digital

Per tutte le ragioni sopra elencate, le più recenti tecniche di "cronometraggio di precisione" sono sempre maggiormente indirizzate verso un approccio interamente digitale. Questo consente di semplificare l'integrazione di tutto il design su singolo chip, anche con l'aumentare del numero di canali. Inoltre, l'utilizzo di logica aggiuntiva all'interno dello stesso integrato permette di ottenere maggior flessibilità sull'elaborazione dei dati direttamente on-chip. Ricordiamo poi che l'implementazione di questi circuiti è possibile anche sulle FPGA di bassa fascia, rendendo la loro progettazione estremamente accessibile.

Lo studio a supporto dell'ottimizzazione dei circuiti integrati in termini di area, *power-consumption* e integrità del segnale è destinato a riflettersi inevitabilmente anche sui circuiti di interesse per questa tesi. Inoltre, a beneficiare di questa ricerca sono anche i circuiti di logica programmabile. Infatti, come vedremo a breve, anche il *core-fabric* delle FPGA fa uso delle stesse (o quasi) porte logiche utilizzate nei classici ASIC. Tutto ciò fa pensare che le prestazioni attualmente allo stato dell'arte siano ancora perfettibili, rendendo la ricerca sui circuiti implementati interamente in FPGA una tematica ancora aperta e di importanza fondamentale.

Per quanto riguarda quindi i TDC realizzati in toto su circuiti integrati, programmabili o meno, negli ultimi decenni sono stati implementati diversi metodi per ricostruire l'informazione fine. Questi possono essere raggruppati in tre categorie: la prima è chiamata *Tapped-Delay Line* (TDL), la seconda prende il nome "metodo multifase", ed infine la terza è quella dei convertitori Vernier [32, 27]. Da un punto di vista concettuale si può dire che i primi due metodi, il cui principio di funzionamento è schematizzato in Figura 2.3, sono l'opposto l'uno dell'altro: per il primo metodo il segnale viene fatto propagare attraverso elementi di ritardo collegati in cascata e campionati da un unico segnale di clock; il metodo multifase invece utilizza il segnale da misurare stesso per campionare più segnali generati a partire da un clock, con diversi sfasamenti. Talvolta in letteratura è possibile trovare riferimenti a questi primi due metodi con i termini *Clock Sample Shifted Events* (CSSE) ed *Event-Latch Shifted-Clocks* (ELSC) rispettivamente.

Il metodo Vernier invece rappresenta una via di mezzo tra i metodi sopra descritti. Nei TDC Vernier, infatti, vengono utilizzate due diverse linee di propagazione con elementi di ritardo diversi: il circuito è progettato in modo che i ritardi sulla linea percorsa dal segnale da misurare siano maggiori di quelli sulla linea percorsa dal segnale di campionamento. In questo modo è facile calcolare [33] che la massima risoluzione è data dal rapporto dei ritardi delle due *delay-line* invece che dal singolo ritardo e che quindi può raggiungere valori molto più elevati.

Ora che abbiamo fornito una semplice classificazione dei TDC e spiegato a grandi linee come ciascuna categoria funziona, ci concentreremo in parti-



Figura 2.3: Principio di funzionamento di TDC basato su approccio (a) Tapped-Delay-Line (CSSE) e (b) metodo multifase (CLSE). (a) Il segnale del quale si vuole misurare il tempo d'arrivo (PULSE) viene fatto propagare attraverso dei ritardi e viene quindi campionato da un unico segnale di *clock* (CLK), generando un codice termometrico dal quale si può ricavare l'informazione *fine*. (b) il segnale viene utilizzato per campionare (linea rossa tratteggiata) diversi *clock* con sfasamento noto. L'informazione *fine* è ricavata a partire dai valori registrati.

colare sulla prima delle tre categorie sopra descritte (TDL/CSSE). Infatti, questa costituisce la categoria più nota ed utilizzata tra i TDC, tanto che anche il dispositivo su FPGA utilizzato in questa tesi fa uso di tale architettura. Per quanto riguarda il sistema basato su ASIC invece, non è possibile sapere come è fatta l'architettura dei GPX2 dal momento che questi sono realizzati direttamente dalla AMS. In particolare, per questa tipologia di circuito, talvolta chiamata anche "a catena di ritardi", presenteremo i principali metodi con cui essa viene implementata, sottolineando le maggiori differenze tra il caso ASIC ed il caso delle logiche programmabili. Esistono poi anche altre architetture più complesse ma sempre basate su TDL [34, 35] tramite le quali è possibile ottimizzare ulteriormente le prestazioni di questi strumenti; tuttavia, la loro trattazione va oltre gli obiettivi di questo lavoro. Come è stato poc'anzi detto, le TDL campionano un segnale che si propaga attraverso alcuni elementi di ritardo presenti all'interno di un circuito integrato. Questi elementi possono essere realizzati in diversi modi ed il ritardo da loro introdotto deve essere il più breve possibile, sicuramente minore del periodo di *clock* ed il più possibile uniforme tra i vari elementi. Il campionamento del segnale avviene mentre esso si propaga attraverso una serie di registri interposti tra un elemento di ritardo ed il successivo. Infatti, il termine Tapped fa riferimento ai Test Access Port (TAP), ovvero circuiti che permettono di registrare l'informazione e renderla, appunto, accessibile. Nella maggior parte dei casi il trigger di campionamento è dato da un segnale di *clock* periodico, però talvolta è possibile utilizzare anche un secondo segnale e misurare così facendo l'intervallo temporale tra il primo evento ed il secondo evento, in questo caso chiamati rispettivamente eventi di start e stop.

Un primo esempio di componente digitale che può essere utilizzato come elemento di ritardo nelle TDL implementate su ASIC è quello del buffer di segnale. Grazie ai buffer, strutture facilmente realizzabili ponendo in serie due invertitori, è possibile introdurre un ritardo uniforme, garantendo quindi anche l'uniformità del bin, senza la necessità di dover calibrare il sistema. Utilizzando poi dei D-Flip-Flop come registri di TAP è possibile ottenere un codice termometrico che mostra la propagazione del segnale da misurare, ovvero un livello logico alto ('1') nei registri attraverso i quali il segnale si è già propagato ed un livello logico basso ('0') per gli altri. Il numero di TAP con livello logico alto fornisce un'indicazione con alta risoluzione del tempo trascorso dall'ultimo fronte di *clock*.

Il circuito appena descritto è un buon esempio per comprendere il funzionamento di questi circuiti; tuttavia, i ritardi introdotti dai buffer sono comunque grossolani e non permettono di raggiungere le risoluzioni desiderate. Per questo motivo, col fine di diminuire il singolo ritardo e quindi aumentare la risoluzione dello strumento, i TDL-TDC allo stato dell'arte prediligono l'utilizzo di semplici invertitori ai buffer. In questo modo, a parità di ritardo introdotto è possibile campionare più fittamente il segnale ritardato e raddoppiare la risoluzione effettiva del TDC.

Questa miglioria all'apparenza semplice complica significativamente il design della catena di ritardi: innanzitutto, il fatto di lavorare con segnali sia a livello logico alto sia a livello logico basso implica che non è possibile ottenere un codice termometrico ma in teoria si ottiene un'alternanza di zeri ed uni. Inoltre, a causa della caratteristica di transizione asimmetrica nei casi in cui si inverte un segnale da '1' a '0' piuttosto che da '0' a '1' si introducono nel design elementi di ritardo non uniformi, e di conseguenza anche i bin utilizzati per misurare il tempo, complicando ulteriormente il circuito.

Risulta evidente quindi che in questo tipo di TDC gli elementi di ritardo giocano un ruolo chiave e per questo la loro progettazione richiede particolare attenzione ed alcune accortezze per migliorarne le prestazioni. Queste accortezze differiscono a seconda se per implementare il TDC viene utilizzato un ASIC, dove i ritardi e le interconnessioni sono progettate ad-hoc, o se si utilizzano FPGA dove invece è necessario sfruttare strutture già predefinite implementate su silicio, costringendo quindi a ricorrere a particolari elaborazioni dei segnali.

La più grande differenza tra questi due design ricade proprio sull'implementazione degli elementi di ritardo. Negli ASIC, il fatto di essere in grado di progettare tutto da zero permette di scegliere e calibrare opportunamente questi ritardi in modo che essi siano il più possibile uniformi, minimizzando quindi la non-linearità differenziale (in inglese *differential non-linearity*, DNL), ovvero la differenza degli intervalli di tempo misurati da ciascun bin. Per le FPGA invece, poiché il *core-fabric* non è progettato con la finalità di



Figura 2.4: Distribuzione dei bin per un TDC basato su FPGA (a)[36] ed uno basato su ASIC (b)[37]

uniformare i ritardi di propagazione tra un registro e l'altro, si può avere una grande disomogeneità. In Figura 2.4 è possibile osservare i grafici della larghezza dei bin in picosecondi per FPGA ed ASIC rispettivamente [36, 37].

Risulta immediatamente evidente che la distribuzione è alquanto diversa nei due casi: per l'ASIC, a parte qualche lieve oscillazione periodica, gli intervalli di tempo misurati da ciascun bin sono pressoché uniformi e con valore medio tra i 30 e 40 picosecondi; per l'FPGA invece, si vede che a cadenza regolare ci sono alcuni bin che codificano intervalli molto più lunghi rispetto ad altri. Questi in letteratura vengono definiti *ultra-wide bin* [37, 38]. La principa-

Università degli studi di Trieste - 2024

le causa di questi è proprio la struttura del *core-fabric* che, come abbiamo visto in precedenza, e solitamente è organizzata in macro-blocchi chiamati "LAB". Come vedremo più avanti, gli *ultra-wide bin* cadono esattamente in corrispondenza dei ritardi tra due LAB adiacenti.

# 2.2 Implementazione di un TDL-TDC

Al fine di comprendere meglio l'origine di questi *ultra-wide-bin*, il funzionamento di questi circuiti e di conseguenza le varie complicazioni legate alla loro implementazione, in questi anni è stato anche necessario implementare delle TDL su una Cyclone V, ovvero una FPGA *low-cost* della Intel, tramite l'utilizzo di funzioni *low-level* di programmazione HDL chiamate primitive. Prima di proseguire con questa descrizione va sottolineato il fatto che questo metodo di gestire le FPGA (*physical HDL programming*) è tutt'altro che consueto in quanto va a toccare elementi che, quando si programma ad alto livello (*behavioral HDL programming*) non vengono presi in considerazione. Grazie a queste funzioni *low-level* è possibile instradare i segnali del proprio design con un controllo elevatissimo, andando a servirsi di precise porzioni del *core-fabric*.

In Figura 2.5 è raffigurato il codice Verilog HDL di una primitiva chiamata cycloneV\_lcell\_comb la quale permette di scegliere gli ingressi, le uscite e le operazioni di logica combinatoria di una singola ALM (lcell sta per LAB-cell, ovvero un altro nome per le ALM). In particolare, queste operazioni sono implementate tramite delle Look-Up-Table (LUT), ovvero delle strutture dati che permettono di sintetizzare qualsiasi funzione logica realizzabile a partire da un certo numero di ingressi. È comodo pensare alle LUT come a dei raggruppamenti di celle di memoria collegate a dei multiplexer i cui selettori sono gli input della ALM. Nel caso portato come esempio, la ALM modificata fa parte di una Cyclone V e, tramite sei particolari LUT, è in grado di replicare funzioni di logica combinatoria fino a sette ingressi.

Oltre alle LUT, all'interno di una ALM sono anche presenti due sommatori (Full Adder) e quattro D Flip-Flop che vengono utilizzati appunto come registri. In Figura 2.6 è rappresentata la ALM precedentemente istanziata nel codice appena sopra.

Figura 2.5: Codice verilog HDL di istanziazione primitiva. I segnali *data*a-g rappresentano gli *input* alla LUT. La funzione eseguita dalla LUT è descritta dalla maschera di LUT in ultima riga.

La funzione specifica da implementare viene definita a partire da una "maschera di LUT" che determina gli ingressi e le connessioni interne delle LUT. Scegliendo opportunamente queste maschere risulta possibile implementare circuiti estremamente specializzati, difficilmente sintetizzabili su FPGA con altri metodi e con prestazioni in grado di eguagliare gli ASIC, se non addirittura di superarli. Chiaramente, per una programmazione di così basso livello è richiesta estrema attenzione nella definizione di ogni singola maschera di LUT e nella connessione di ogni singola ALM. Tuttavia, con l'elevatissimo numero di operazioni logiche presenti solitamente in un design, dove vengono utilizzate centinaia di migliaia di ALM, non è concepibile realizzare un intero design programmando ogni ALM singolarmente. Per questo, per il resto dell'implementazione è possibile utilizzare le funzioni con un livello di astrazione maggiore, affidandosi al compilatore per instradare automatica-



Figura 2.6: Rappresentazione schematica estratta dal *tool* "*chip-planner*" di Quartus di una ALM all'interno di una Cyclone 10 che fa uso dei segnali di *carry* (evidenziati in rosso) per la trasmissione rapida del segnale.

mente i segnali. Inoltre, le linee di ritardo hanno un vantaggio intrinseco, ovverosia, la loro architettura è "periodica"; quindi, una volta definito un elemento di ritardo e attraverso quali porte connetterlo agli elementi prima e dopo, è possibile iterare il processo ed istanziare l'intera TDL con un semplice ciclo *for* all'interno di un blocco di istanziazione condizionale generate di Verilog. Il codice Verilog è rappresentato in Figura 2.7.

Purtroppo, al fine di realizzare un TDC tramite TDL non è sufficiente instradare il segnale attraverso le singole LUT. Infatti, anche l'implementazione di un normale invertitore logico richiede l'utilizzo delle LUT, e i ritardi introdotti dalle singole LUT (in particolare quelli delle connessioni tra di esse) sono troppo grandi ed irregolari per avere bin uniformi e sufficientemente bassi.

Pertanto, una possibile soluzione consiste nell'utilizzare le linee dei *Full-Adder* per trasportare il segnale di resto tra un sommatore ed il successivo. Queste linee sono realizzate in modo da propagare il segnale di resto, o in inglese *carry*, il più rapidamente possibile. Infatti, la propagazione del *carry* spesso costituisce uno dei principali contributi di ritardo nel design che

Time to Digital Converter

```
generate
    for(i=1; i<512; i=i+1) begin: cyclone_lcell_chain</pre>
            .dataa(1'b1),
            .datab(1'b1),
            .datac(1'd1),
             .datad(1'd1),
             .datae(1'b0),
             .dataf(1'b0),
             .datag(1'b0),
             .cin(carry[i-1]),
             .sumout(sout[i]),
             .cout(carry[i]),
             .sharein(1'b0),
             .combout(),
             .shareout()
        defparam chain .lut mask = 64'hFFFF FFFF FFFF FFFF;
endgenerate
```

Figura 2.7: Codice Verilog HDL per l'implementazione di una catena di ritardi di 512 elementi.

fanno uso di sommatori a molti bit. Grazie quindi alla loro ottimizzazione, queste linee di propagazione del segnale di resto, comunemente chiamate *Carry-Chain* (CC), rappresentano dei prefetti candidati per la realizzazione di TDL. Infatti, tutti i design allo stato dell'arte di TDL implementati su FPGA fanno uso delle CC.

Il grafico in alto in Figura 2.4 rappresenta proprio i tempi di propagazione di un segnale attraverso una CC di 40 elementi. I bin che si ottengono in questo modo sono mediamente più bassi, attorno a qualche decina di picosecondi. Sfortunatamente però sono presenti anche i già citati *ultra-wide-bin*, i quali sono generati dai segnali di *carry* tra una LAB e la successiva, come



Figura 2.8: Rappresentazione del percorso di una *carry-chain* e visualizzazione dei bin normali e degli *ultra-wide bin* tra una LAB e la successiva.

rappresentato in Figura 2.8.

È possibile trovare in letteratura diverse soluzioni per gestire queste disomogeneità dei bin; tuttavia, non è necessaria una conoscenza approfondita di queste tecniche per le finalità di questa tesi. Ci limiteremo invece a descrivere il metodo più famoso, ed utilizzato anche per il TDC sviluppato dal Politecnico di Milano, chiamato *Wave Union* [38]. Il nome di questo metodo deriva dal fatto che, anziché utilizzare solamente il segnale da misurare, attraverso la TDL vengono anche fatte propagare una o più copie del segnale stesso, ritardate di un certo valore noto e quindi si sfrutta l'informazione "dell'unione" delle due o più "onde". Grazie a questo approccio, che di fatto consiste nel mediare/interpolare due diverse misure, è possibile migliorare la risoluzione del TDC di circa un fattore radice di 2 (supponendo che tra i vari campioni ci sia una distribuzione approssimabile con una distribuzione normale).

La procedura descritta è necessaria per fornire una distribuzione più omo-

genea dei bin ma non è sufficiente di per sé per fornire una misura precisa del tempo di arrivo dei segnali. Come è stato detto, il segnale che si vuole misurare viene campionato mentre esso si propaga attraverso la *carry-chain*. Questo inevitabilmente introduce all'interno del codice termometrico effetti dovuti alla meta-stabilità dei registri. Ad esempio, in corrispondenza dei fronti di salita e discesa del segnale è possibile ottenere delle "bolle" all'interno del codice termometrico, ovverosia, anziché avere una separazione netta tra uni e zeri, zone dove questi si alternano prima che il segnale si stabilizzi. Se non elaborate opportunamente, queste "bolle" rischiano di fornire letture errate. Inoltre, all'operazione di media è necessario eseguire una procedura di calibrazione dello strumento in modo da essere in grado di ottenere una conversione dai nuovi bin ricavati interpolando le due misure a picosecondi. Anche per queste elaborazioni è possibile trovare diversi metodi ma, come prima, la loro trattazione va oltre gli scopi di questa tesi [39].

Ora che sono state analizzate le principali tipologie di TDC e, più nel dettaglio, le principali problematiche assieme a delle possibili soluzioni legate all'implementazione di TDL-TDC su FPGA ed ASIC, è possibile procedere con la descrizione dello strumento che fa uso di questi TDC, il THR08-TDC.

# $2.3 \quad THR08 - TDC$

I componenti descritti nelle pagine precedenti rappresentano gli elementi chiave all'interno degli strumenti che eseguono misure di temporizzazione. Durante la progettazione di questi strumenti, quindi, è fondamentale tenere conto delle esigenze sperimentali e, a partire da queste, integrare gli IC in modo che questi possano funzionare in condizioni ottimali. Per ottenere ciò, generalmente è necessario sfruttare l'elaborazione dei segnali provenienti da o diretti verso gli integrati in modo da ottimizzare le prestazioni dello strumento finale a seconda del tipo di utilizzo che se ne intende fare. Infatti, a causa delle numerosissime applicazioni in cui questi ASIC possono essere utilizzati, difficilmente essi nascono con una precisa finalità, per evitare appunto di limitarne il mercato.

Questo discorso può essere ampliato sempre in ottica di logiche riprogrammabili versus ASIC. Infatti, se da un lato con gli ASIC è possibile ottenere

Università degli studi di Trieste - 2024

bin più uniformi e ridurre area e consumi, essi devono offrire la possibilità di essere utilizzati in ambiti potenzialmente molto diversi e tutto questo deve esser deciso a priori in fase di progettazione. Per questo, i protocolli e le interfacce di comunicazione dei dati devono uniformarsi per quanto possibile a degli standard e anche le elaborazioni on-chip sono limitate. Per quanto riguarda le FPGA, invece, queste offrono la possibilità di riconfigurare a piacimento il design, senza intaccare il core del TDC. Anche la comunicazione può avvenire attraverso protocolli più comodi anche se meno comuni o addirittura attraverso interfacce personalizzate. Inoltre, le FPGA possono essere utilizzate per un'elaborazione dei dati più specifica.

Durante questi anni di tesi sono state sfruttate entrambe queste due filosofie, creando due strumenti di temporizzazione, uno basato su ASIC ed uno su FPGA. Per cercare di introdurre un po' di chiarezza, ci riferiremo con il termine THR08-GPX per indicare il primo e THR08-POLIMI per il secondo. Anche se le finalità di entrambi questi THR08 rimangono fondamentalmente le stesse, e quindi sia le interfacce sia le elaborazioni dei dati rimangano pressoché invariate, a livello di interfaccia con l'integrato è necessaria un'elaborazione diversa a seconda dei due casi.

Nel prosieguo di questo capitolo, seguendo un po' la struttura ormai ricorrente di questa tesi, verranno prima descritte le specifiche generali dei THR08 e le elaborazioni dei dati che vengono eseguite a livello di FPGA, evidenziando in particolare come sia le une sia le altre originano da sentite esigenze sperimentali. In questa sezione descriveremo quindi la cornice "applicativa" in cui vengono inseriti i due TDC ed il loro *datapath*, ovvero la logica di elaborazione dei dati all'interno dello strumento. Successivamente ci concentreremo sulle particolarità di ciascun integrato e sulle scelte progettuali da attuare, o sfide da risolvere, per il suo inserimento all'interno del design.



Figura 2.9: Foto di un THR08.

Il THR08-TDC, per esteso Time High Resolution (Figura 2.9), nasce come il successore di altri strumenti di temporizzazione precedentemente realizzati sempre all'interno del laboratorio strumentazione e detectors. Inizialmente, questi strumenti erano dotati di quattro ingressi indipendenti ed il loro utilizzo riguardava principalmente l'acquisizione di segnali provenienti da rivelatori di tempo e spazio basati su linee di ritardo. Tuttavia, con l'avanzamento delle misure di coincidenza, sempre più spesso emergeva la necessità di misurare il tempo di arrivo di un numero crescente di segnali. Infatti, considerando che un rivelatore a linea di ritardo che fornisce l'informazione spaziale lungo due direzioni richiede già di per sé quattro canali (vedremo più nel dettaglio questo tipo di rivelatori nel capitolo successivo), è chiaro che i vecchi strumenti risultavano inadatti in partenza per setup di misura con più segnali. L'utilizzo di più strumenti del genere in parallelo col fine di aumentare il numero di canali non sempre era possibile e spesso comportava diverse complicazioni sia in termini di *setup*, sia di analisi dati. Infatti, la sincronizzazione di strumenti del genere solitamente richiede di sacrificare un canale per inviare un segnale comune (trigger o gate), e anche in questo caso è comunque necessario scalare i dati che, a causa di piccole differenze nei clock dei diversi strumenti da sincronizzare, rischiano di risultare inconsistenti.

Per la versione più aggiornata, una prima specifica è stata quella di realizzare uno strumento con un maggior numero di canali, così da renderlo in grado di gestire anche esperimenti che necessitava di più ingressi. Sfruttando quindi un ASIC commercializzato di recente e fornito di quattro canali indipendenti (GPX2 introdotto precedentemente [4]), è stato deciso di utilizzarne due esemplari in modo da ottenere uno strumento a otto canali. In seguito ad una prima fase durante la quale è stato eseguito lo studio di fattibilità e la caratterizzazione di una scheda prototipo, che è stata l'argomento principe della mia tesi di laurea magistrale, mi sono occupato della fabbricazione del primo THR08-TDC.

Quindi, la principale tipologia di esperimenti per cui il THR08 è stato progettato è quella degli esperimenti di coincidenza. Come è stato detto precedentemente, questa tipologia di misure consente di trovare la correlazione tra diversi segnali sfruttando l'informazione temporale. Come vedremo più nel dettaglio nel capitolo successivo, è chiaro che le tipologie di esperimenti che è possibile condurre con lo strumento da noi sviluppato non si limitano alle sole misure di coincidenza; tuttavia, dal momento che questa categoria racchiude in sé già diverse sotto-categorie di misure, definire le specifiche a partire dagli esperimenti di coincidenza non risulta riduttivo in vista di altri utilizzi.

A parte il numero elevato di segnali dei quali è necessario conoscere l'informazione temporale, un'altra criticità assai sentita in molti degli esperimenti risolti in tempo è che spesso, al fine di identificare correttamente tutte le caratteristiche degli spettri (o altre grandezze) ottenuti a partire dagli eventi, è fondamentale raccogliere una statistica adeguata. A causa del ridotto flusso di eventi effettivi, motivato ad esempio dalla natura anisotropa di alcuni eventi e dalle piccole aree sensibili dei rivelatori, la durata di una tipica misura può raggiungere facilmente svariate ore. In simili condizioni, ai fini della misura è importante ridurre al minimo qualsiasi intervallo di "inattività" della strumentazione di misura, dovuta alle operazioni di elaborazione dei dati o la comunicazione con un PC. Questo periodo durante il quale non è possibile misurare è chiamato *dead-time* e può essere riferito sia allo strumento, sia ai singoli canali. Il contributo più significativo dal punto di vista della statistica è dato dal *dead-time* dello strumento. Infatti, questo dipende dall'integrato e può rappresentare una frazione significativa del tempo totale di acquisizione. Ad esempio, per il modello precedente di THR, per ogni millisecondo di acquisizione sono necessari 200 microsecondi per dare un segnale di reset al chip.

Nel caso del *dead-time* dei canali, invece, ci si riferisce con il più corretto termine *pulse-pair resolution*, ovvero il minimo intervallo di tempo che deve intercorrere tra due eventi successivi su un singolo canale per essere in grado di misurarli entrambi correttamente. Anche questo rappresenta un importante parametro per gli strumenti di questo tipo, sebbene la sua influenza sia meno preponderante dal punto di vista del numero di conteggi totali. Effettivamente, i casi in cui è necessario di misurare due segnali molto ravvicinati attraverso lo stesso canale non sono molto frequenti; tuttavia, quando succede, è molto importante essere in grado di rilevare entrambi gli eventi. La *pulse-pair resolution* è limitata principalmente dal tempo di conversione del singolo canale, che nei TDC digitali spesso coincide con il tempo di propagazione attraverso la TDL e che allo stato dell'arte è di pochi nanosecondi, molto inferiore ai tempi di reset o di calibrazione di un chip. La scelta di un TDC digitale anziché uno analogico, a parte le difficoltà di integrazione, è dovuta principalmente a questo parametro dal momento che nei TAC i tempi di conversione sono molto più elevati.

Un altro requisito che emerge dal fatto di dover accumulare dati per molte ore è quello di essere in grado di misurare per molto tempo senza interruzioni, dovute ad esempio all'interazione con un PC. Infatti, anche la comunicazione tra il software di controllo e lo strumento, necessaria ad esempio per inviare i comandi di inizio acquisizione, può coprire una larga fetta del tempo utile, e questo peggiora con l'aumentare della frequenza di tali comandi.

Per quanto riguarda le specifiche più comuni di precisione, accuratezza e risoluzione temporale, il GPX2 raggiungeva già valori allo stato dell'arte tra i TDC disponibili in commercio; quindi, da questo punto di vista il suo utilizzo è stato obbligatorio.

Oltre ai requisiti del TDC in sé, il THR08 deve essere fornito di altre funzionalità che contribuiscono a migliorare lo strumento. Una di queste è il fatto di poter comunicare con il PC attraverso un'interfaccia veloce, possibilmente di uso comune, in modo da garantire la trasmissione di dati anche nei casi di flussi elevati. Ciò è vero a maggior ragione a causa dell'incremento del numero di canali. Ad ogni modo, anche tramite un'interfaccia di trasferimento dati veloce basata su transceiver, per esempio Gigabit Ethernet, il flusso di dati generato potrebbe comunque essere sufficiente a saturare il canale. Lo strumento in questo caso deve essere in grado di eseguire sui dati una prima elaborazione, di modo da alleggerire il throughput e di conseguenza anche il carico di lavoro affidato al PC. Alla luce di tutti questi requisiti, è giunta l'ora di presentare la struttura del *datapath* interno alla Cyclone 10, rappresentato schematicamente in Figura 2.10. Ciascun "blocco" serve a soddisfare uno dei requisiti appena menzionati e raggruppa al suo interno tutti moduli Verilog e IP core che concorrono allo stesso scopo. Nella parte sinistra del design è rappresentato il blocco TDC Wrapper, ovvero il modulo che si occupa dell'interfacciamento con i TDC. Questo modulo gestisce l'invio dei parametri di acquisizione, la lettura dei timestamp e la loro traduzione in modo che questi siano rappresentati più facilmente all'interno del resto del design. Dal momento che questo modulo differisce a seconda dell'integrato che si utilizza, la descrizione di questo blocco verrà riservata per la parte finale del capitolo.

A partire dal blocco *TDC Wrapper* quindi i dati seguono due percorsi distinti sotto forma di numeri a 56 bit. Il primo blocco, chiamato *Raw-Data Interface* si limita ad inserire un *header* di 8 bit nel quale viene descritta la tipologia di dato ed il canale dal quale proviene il *timestamp* ed invia i dati al PC senza eseguire su di essi alcuna modifica. Questo permette di avere letture *raw* dei dati e di eseguire su di essi elaborazioni che dipendono dalla particolare tipologia di esperimento, e che quindi non è possibile implementare sullo strumento che deve servire uno scopo più generale. Con l'aumentare del numero di conteggi, tuttavia, la mole di dati cresce rapidamente, e così il tempo per analizzarli sul PC, e rischia di saturare presto il canale di comunicazione.

Per riuscire a trasmettere tutti i dati, come è stato detto, gli strumenti spesso devono essere in grado di eseguire delle operazioni sui dati prima di inviarli al PC in maniera tale da diminuire il *throughput* ed il carico di lavoro in *post-processing*, al contempo permettendo di visualizzare in tempo



Figura 2.10: Schema a blocchi del firmware all'interno della Cyclone 10.

reale l'evoluzione del sistema. Questa caratteristica in particolare è molto utile in quanto permette di ottimizzare molto più rapidamente i parametri per l'acquisizione, senza dover aspettare un'analisi eseguita in un momento separato.

A tal riguardo, il secondo percorso è indirizzato verso un blocco che si occupa dell'elaborazione dei dati chiamato *Time Processor*. Il *Time Processor* esegue due diversi tipi di elaborazione. Il primo è chiamato "*time referencing*" e ha il compito di modificare i *timestamp* in modo che questi, anziché venire calcolati a partire un tempo "virtuale" che corrisponde alla ricezione del comando di start da parte dello strumento, facciano riferimento ad un segnale misurato da uno degli altri canali. L'utilizzo di un canale di "start" è molto utile e comune per svariati motivi. In primo luogo, grazie ad esso è possibile ottenere una misura più immediata della correlazione tra gli eventi. Inoltre, sebbene le misure per un esperimento, ai fini statistici, possano durare anche decine di ore, le dinamiche di interazione delle particelle avvengono su scale molto inferiori al millisecondo. Quindi, grazie allo start che permette di azzerare il contatore, anche il numero di bit necessari per rappresentare il tempo di arrivo degli eventi può essere considerevolmente ridotto in modo da velocizzarne l'analisi.

Il secondo tipo di elaborazione eseguita dal *Time Processor* è indirizzata più nello specifico ai rivelatori di *imaging* basati su linee di ritardo introdotti precedentemente ed è chiamata *Detector Processing*. In questo caso l'operazione richiede l'utilizzo di due o quattro coppie di canali, a seconda se il rivelatore in questione è formata da una sola linea di ritardo o due. A partire da parametri noti, quali il tempo di propagazione di un segnale attraverso tali linee di ritardo, solitamente intorno alle decine di nanosecondi, è possibile misurare tempo e posizione di impatto di una particella. Come prima, i dettagli riguardanti la parte sperimentale verranno descritti nella relativa sezione. Invece di seguito riportiamo la semplice logica e i parametri necessari del *Detector Processing*.

Questa elaborazione in un primo momento ricostruisce l'informazione spaziale e temporale sulle singole linee e successivamente le correla sfruttando il tempo di impatto appena calcolato. Sebbene questo tipo di analisi sia pensato per i segnali provenienti da linee di ritardo, il suo utilizzo può tornare utile anche per altri tipi di rivelatori dove si vuole correlare due eventi dei quali è nota la massima distanza temporale in termini di tempo.

Infatti, il primo parametro è dato dalla massima differenza temporale che si vuole avere tra due eventi provenienti dai capi della medesima linea: se il tempo che intercorre tra i due è maggiore di questo parametro (che può essere ad esempio il tempo di propagazione di un impulso attraverso tutta la linea di propagazione), allora i due segnali non possono essere associati allo stesso evento. In questo caso l'evento che si è verificato per primo (il più vecchio) viene scartato ed il secondo attende l'arrivo di un nuovo evento sul quale calcolare la coincidenza. Nel caso in cui il tempo tra i due eventi è minore del parametro di massima differenza, allora vengono calcolate le coordinate spaziali e temporali tramite delle semplici operazioni. Successivamente, per semplificare il formato dei dati per la visualizzazione si vuole che lo strumento fornisca sempre numeri positivi per la posizione (e chiaramente per il tempo). Per questo, una volta calcolata la coordinata di arrivo, ad essa viene sommato un offset. Nel caso delle linee di ritardo, questo offset spesso coincide con un valore leggermente maggiorato del tempo di propagazione.

Allo stesso modo, sfruttando l'informazione temporale di ciascuna linea è possibile trovare una correlazione tra gli eventi registrati su entrambe le linee di ritardo. Anche in questo caso, grazie all'utilizzo di due parametri è possibile determinare il minimo e massimo intervallo temporale entro il quale devono verificarsi i due eventi per essere stati generati dalla stessa particella. Per le linee di ritardo, la finestra temporale descritta da questi due parametri è molto più breve rispetto a quelli presentati poc'anzi (solitamente viene impostata una finestra di tolleranza di un nanosecondo). Qualora i due eventi non soddisfino i parametri, l'evento più recente viene mantenuto per nuove possibili correlazioni, mentre l'altro viene scartato. Se invece i tempi calcolati rientrano all'interno di tale finestra, allora si assume che gli eventi ad essi associati siano stati generati dalla stessa particella e quindi l'informazione viene inviata. È possibile applicare il *Time Referencing* anche al tempo di arrivo della particella, in modo che questo faccia riferimento al tempo di arrivo di un altro segnale.

Grazie a questa elaborazione, il flusso di dati è ridotto sia per il fatto di scartare eventi fuori dai limiti imposti sia, considerando solo gli eventi validi, è ridotto di un fattore due (è possibile avere un fattore quattro omettendo l'informazione temporale che talvolta non è necessaria) e questo permette di ottenere un maggior numero di conteggi sul rivelatore che di fatto trova il suo limite massimo nella frequenza di conteggio in altri aspetti che vedremo in seguito. Tuttavia, la procedura appena descritta non è in grado di distinguere due particelle che impattano il rivelatore in tempi troppo ravvicinati basandosi solamente sui quattro canali delle due linee di ritardo. Infatti, due eventi che avvengono ad una distanza temporale strettamente minore del tempo di propagazione di una *delay-line* possono essere combinati in modo da generare diverse posizioni di impatto. È evidente che la gestione di eventi multipli su rivelatori a linee di ritardo richieda un algoritmo più complesso che fa uso di un canale aggiuntivo per discriminare la posizione ed il tempo di arrivo degli eventi. Tuttavia, l'implementazione di tale algoritmo non è risultata opportuna: l'aumento del numero di conteggi che sarebbe possibile ottenere risulterebbe alquanto modesto e si limiterebbe ad

una particolare gamma di esperimenti. Inoltre, nel caso in cui si verifichino eventi ravvicinati, il principale limite sarebbe comunque dato dalla *pulsepair resolution* dei singoli canali, la quale, nella maggior parte dei casi, non consentirebbe una corretta ricostruzione degli eventi.

In seguito all'elaborazione dei dati, questi vengono inviati tramite una seconda interfaccia, fisicamente separata dalla prima (diverso connettore SFP), che si occupa dei dati processati. Entrambe le interfacce di comunicazione verso il PC sfruttano una connessione di tipo Gigabit Ethernet e sono basate sul protocollo UDP-IP. La scelta di utilizzare UDP anziché altri protocolli è motivata da diversi fattori. Innanzitutto, la comunicazione con THR08 ed altri strumenti del genere avviene solitamente tramite connessioni puntopunto e questo riduce considerevolmente la probabilità di perdere pacchetti. Inoltre, dal momento che l'informazione trasportata da ogni pacchetto è autoconsistente, non è fondamentale se l'ordine di ricezione dei pacchetti differisce dall'ordine di trasmissione. Poi, considerati gli elevati throughput, l'implementazione di un protocollo che include la ritrasmissione dei pacchetti persi rischierebbe di rallentare eccessivamente la comunicazione sui due strumenti. Infine, UDP rappresenta uno degli standard utilizzati ad Elettra ed altre macchine di luce per il collegamento con strumentazione del genere. In particolare, il design fa uso di un IP-core realizzato all'interno del laboratorio che implementa i diversi livelli dello stack ISO/OSI [40], fino appunto al livello del trasporto. Questo UDP core viene utilizzato nella maggior parte degli strumenti realizzati all'interno del laboratorio stesso. A differenza del canale dei dati raw, dove tutta la trasmissione avviene attraverso una singola porta UDP, il canale dei dati processati è suddiviso in due porte: attraverso la prima porta vengono appunto inviati i dati elaborati, mentre la seconda porta UDP è utilizzata per la comunicazione dei comandi ed i parametri di acquisizione tra il PC ed il THR08.

Questo ci porta all'ultimo blocco, ovvero il *Configuration module*, il quale semplicemente memorizza i parametri di acquisizione relativi al TDC ed al blocco di *processing* e poi li invia ai relativi moduli.

### 2.3.1 GPX2 TDC Wrapper

Il modulo *TDC Wrapper* rappresenta il cuore dello strumento in quanto si occupa della comunicazione con il TDC: modifica i registri di configurazione, invia i comandi e la durata per le acquisizioni, ne legge i *timestamp* e li interpreta. Un primo esempio di questo modulo utilizzato per interagire con i GPX2 era stato sviluppato per Cyclone V durante la tesi magistrale [6]. Per il THR08, questo è stato ottimizzato per la nuova FPGA e ha visto l'integrazione di tutte le migliorie necessarie per ottenere uno strumento completo.

La comunicazione con gli integrati GPX2 avviene tramite un classico bus SPI a 50 MHz con *Clock-Phase* = 1 e *Clock-Polarity* = 0, dove gli ASIC sono gli slave e la Cyclone 10 è il master. Tramite questa interfaccia è possibile scrivere e leggere i registri di configurazione che servono ad esempio per impostare il formato dei dati desiderato e per impostare altri tipi di parametri necessari affinché l'ASIC sia in grado di calcolare correttamente i *timestamp* (e.g. il periodo di *clock* con cui è pilotato il TDC).

Come anticipato nel capitolo precedente, la trasmissione dei dati avviene in parallelo attraverso un bus LVDS di 16 linee differenziali (2 per canale) e pilotate da un *clock* a 100 MHz in *Double-Data-Rate* (DDR). Considerando che un *timestamp* inviato da un GPX2 misura 24 bit (4 bit di informazione *coarse* e 20 bit di informazione *fine*), ogni canale è in grado di sostenere un *throughput* di 8.3 MSPS. Osserviamo peraltro che sarebbe possibile salire fino a 300 MHz, ma le frequenze attualmente utilizzate sono sufficienti di per sé a saturare il *throughput Gigabit*.

Un aspetto fondamentale per quanto riguarda questi strumenti di misura degli intervalli temporali è sicuramente il *clock* con cui essi vengono pilotati. Infatti, questo è il segnale di riferimento che rappresenta la base temporale di tutto il sistema. Grazie a processi interni ai GPX2, il rumore di fase e la deriva nel tempo del *clock* di riferimento non sono cruciali per il funzionamento del TDC, ma chiaramente si riflettono in un peggioramento della misura. Il *reference clock* scelto per il nostro design ha una frequenza di 10 MHz. A partire da esso vengono generati gli altri segnali di *clock* necessari per il corretto funzionamento del design attraverso delle PLL integrate nella struttura della Cyclone 10. Infatti, con l'aumentare della complessità dei sistemi realizzati su FPGA risulta obbligatorio utilizzare diversi domini di *clock* per riuscire a gestire correttamente il traffico dei dati in ingresso e uscita. L'implementazione di un circuito basato su diversi domini di *clock* richiede particolare attenzione. Infatti, una gestione inappropriata del trasferimento di un segnale da un dominio di *clock* ad un altro può dar luogo a fenomeni di meta-stabilità, la quale è a sua volta motivo di inconsistenza dei dati. Per questo motivo, all'interno del design, tutti i passaggi da un dominio ad un altro sono realizzati attraverso delle FIFO *dual-clock*, ovvero FIFO in grado di essere pilotate da due *clock* differenti, uno per la scrittura ed uno per la lettura.

Uno dei motivi per cui è necessario utilizzare il *reference clock* stesso all'interno del design deriva dal fatto che il THR08 deve essere in grado di estendere l'informazione temporale fornita dall'ASIC. Infatti, i *timestamp* normalmente non superano la decina di microsecondi e per gli strumenti di questo tipo si vuole invece che essi siano riferiti ad un unico evento di "start". L'algoritmo che permette di "estendere" l'informazione temporale degli eventi è implementato all'interno del modulo *absolute time*, il quale viene pilotato dal *reference clock*. Se così non fosse, le piccole differenze tra il *clock* di riferimento e quello di ricostruzione del tempo assoluto richiederebbe una logica assai più complessa. Utilizzando lo stesso *clock* invece, la procedura è molto più semplice e viene presentata in [6].

# 2.3.2 POLIMI TDC Wrapper

A differenza del sistema che fa uso degli integrati della AMS, il *TDC Wrapper* incaricato di interagire con il TDC sviluppato su Artix 7 dal gruppo del Politecnico di Milano è stato realizzato interamente durante il periodo di dottorato. Per questo motivo, in questa sezione verranno anche riportate le prime misure di caratterizzazione eseguite con questo sistema. I requisiti dello strumento in sé rimangono invariati; tuttavia, grazie al fatto che il TDC è sviluppato su un chip riprogrammabile, le interfacce di comunicazione dei dati e dei parametri sono personalizzate. Infatti, come vedremo, ci sono stati due modelli di interfaccia: una prima basata su un bus parallelo di 32 linee grazie alla quale è stato possibile eseguire una prima caratterizzazione del TDC; e successivamente la seconda basata su una coppia di linee per la comunicazione attraverso *transceiver*. Di seguito analizzeremo in ordine cronologico entrambe queste soluzioni. All'interno della Artix 7, i *timestamp* di tutti i canali vengono inseriti all'interno di un "*belt-bus*" (un nastro trasportatore) all'interno del quale vengono posizionati in ordine cronologico. All'interno di questo bus ogni evento è rappresentato da 32 bit che non solo riportano il *timestamp* stesso ma anche altre informazioni utili, ovvero il canale che ha registrato l'evento ed un flag, al quale ci riferiremo con FID, che indica se l'informazione temporale è di tipo fine o *coarse*. Infatti, sempre grazie alla sua flessibilità, questo TDC registra già l'informazione *coarse* all'interno di un contatore che misura gli *overflow* del contatore *fine*. Quindi di fatto l'informazione temporale è rappresentata da numeri a 48 bit (24 bit di informazione *fine* e 24 per quella *coarse*).

I primi test di comunicazione tra le due FPGA (Artix 7 e Cyclone 10) necessitavano di un'interfaccia semplice da realizzare e non necessariamente standard o ingegnerizzata. Per questo motivo come primo metodo di trasferimento dati si è scelto di utilizzare un bus parallelo che copiasse esattamente i dati presenti sul belt-bus. In questo modo è stato possibile eseguire facilmente il debug. Per questa prima modalità di trasmissione dati è stato utilizzato un *clock* a 100 MHz e, per evitare qualsiasi complicazione, si è scelto di generare questo *clock* sulla scheda ospitante la Artix 7. Infatti, per essere in grado di leggere correttamente i dati inviati dalla Artix tramite un clock generato dalla Cyclone sarebbe necessario definire all'interno del progetto verilog dei *timing constraints* che tengano conto della lunghezza delle piste. Ricordiamo ancora una volta che questa prima interfaccia aveva lo scopo di valutare la correttezza dei dati, e quindi ottimizzarne le tempistiche in questo primo momento non aveva senso. Come visibile anche in Figura 2.11, essa è ispirata all'architettura AXI4-Stream [41], ma, a differenza di quest'ultima, non fa uso della linea *tlast* per indicare la fine della trasmissione, sfruttando invece 32 linee in modo da parallelizzare il traffico e trasmettere un *timestamp* ad ogni asserzione della linea data valid. Infine, l'interfaccia presenta una linea di ready per indicare che la Cyclone è pronta a ricevere i dati.



Figura 2.11: Interfaccia di comunicazione tra le due FPGA basata sul protocollo AXI4-Stream.

In Figura 2.12 sono rappresentate le istanze di signal tap (tool di analisi di sistemi implementati su FPGA) di entrambe le FPGA, una estratta da Quartus ed un'altra da Vivado, ambiente di sviluppo utilizzato per la programmazione delle Artix. Come si può vedere, i canali di questo sistema sono nove e non otto. Infatti, a differenza del THR08 classico che monta due GPX2 da quattro canali ciascuno, il TDC PoliMi è dotato di un canale aggiuntivo di "start", che può essere utilizzato come canale extra, oppure può essere utilizzato per la sincronizzazione con altra strumentazione, aumentando ulteriormente la flessibilità del dispositivo. Sempre nella stessa figura è possibile distinguere due istanti distinti di invio dei timestamp, corrispondenti alle zone con i rettangoli gialli. Si osserva che nel primo caso, in corrispondenza del primo colpo di clock dove il segnale di data valid è alto, viene inviata l'informazione temporale riguardante il solo canale 3, al quale corrisponde un "FID" pari a 1 per indicare che l'informazione è di tipo fine. L'invio di questo timestamp origina dalla ricezione di un evento sul canale 3. Qualche periodo di clock più tardi si osserva che vengono inviati in rapida successione più timestamp. In questo caso, come si evince anche dal flag FID basso, si tratta degli overflow, ovvero dell'indicazione del tempo grezza. Infatti, in questa modalità personalizzata di trasmissione dei dati, l'invio dei contatori coarse non necessita dell'arrivo di un evento ma viene eseguito in automatico.



Figura 2.12: Schermate dei *tool* di analisi di Vivado (alto) e Quartus (basso) nei quali si osservano la trasmissione e la ricezione di un *timestamp fine* ed un *burst* di *timestamp* per gli *overflow* dei diversi canali.

Così facendo, non è necessario che la Cyclone 10 riceva in ingresso il clock che pilota il TDC, diversamente da quanto accade per il design analizzato precedentemente. Infatti, ricevendo costantemente gli overflow, e non solo in corrispondenza dell'arrivo di un evento, è possibile tenere traccia del tempo "assoluto" senza doversi preoccupare degli sfasamenti tra il reference clock e quello utilizzato per l'estensione.

Per quanto riguarda l'estensione dell'informazione temporale in modo che questa raggiunga i 56 bit come nel caso del THR08, chiaramente è stato necessario implementare delle modifiche all'algoritmo. Innanzitutto, per come è strutturata la comunicazione, questo TDC comincia ad inviare i dati non appena questi sono disponibili e viene affidato alla Cyclone il compito di filtrare solamente i dati richiesti, come avviene anche per i GPX2. Alla ricezione del comando di acquisizione da parte dell'interfaccia di comunicazione con il PC, tramite un flag viene abilitata la scrittura nelle FIFO che permettono ai dati di proseguire all'interno del datapath. Questo flag rimane alto per tutta la durata dell'acquisizione, la quale viene decisa a priori. Tuttavia, dal momento che i contatori del TDC procedono indipendentemente ed in maniera asincrona da questo flag, c'è la possibilità che questi riportino un valore diverso da zero all'inizio dell'acquisizione. Per evitare che ciò si verifichi e produca dati inconsistenti, viene registrato il primo overflow per ogni canale. Questo valore di "offset" viene poi sottratto da tutti gli eventi successivi. Infine, è possibile utilizzare la nuova informazione coarse e aggiungere in testa a questa un contatore per raggiungere il suddetto numero di bit.

Una volta testato il funzionamento della trasmissione dei timestamp e dell'algoritmo di ricostruzione del valore temporale, è stato possibile valutare le prestazioni del nuovo TDC. Secondo quanto descritto nel paragrafo relativo all'implementazione di una TDL su FPGA e, più nel dettaglio, in [38], questi TDC sub-interpolano su più fronti generati da un singolo evento. Questo permette di suddividere il periodo del reference clock in più bin rispetto al numero di elementi all'interno della catena di ritardi. In particolare, il *design* del Politecnico di Milano sfrutta un clock con periodo di 2.4 nanosecondi (~416 MHz) e lo suddivide in 65536 bin (2<sup>16</sup> valori). Ne consegue che il Least Significant Bit (LSB) equivale mediamente a 36.6 femtosecondi. Anche se, come vedremo a breve, una risoluzione del genere non è necessaria in quanto la precisione del sistema è molto più limitante, per le prime misure di caratterizzazione si è deciso di lasciare questo valore inalterato.

#### 2.3.2.1 Misure di caratterizzazione su banco

Per riprodurre il più fedelmente possibile su banco gli impulsi tipici che il THR08 deve essere in grado di misurare è stato montato un setup costruito ad hoc, schematizzato in Figura 2.13, in cui viene utilizzato un generatore di forme d'onda arbitrarie (Arbitrary Waveform Generator, AWG) Keysight 81160B [40] per generare un treno di impulsi alla frequenza fissa di 50 kHz (20 us). Questo è stato poi trasmesso grazie ad una sonda accoppiata capacitivamente con il sensore basato su linee di ritardo. Come vedremo nel prossimo capitolo, grazie a questo setup è possibile eseguire diversi tipi di misure utili per caratterizzare anche la linearità dello strumento in certe condizioni. Inoltre, è possibile trovare una breve descrizione dello stesso setup in [42].

In Figura 2.14 sono rappresentati gli istogrammi ottenuti per ogni canale



Figura 2.13: Schema del sistema utilizzato per la lettura dei segnali attraverso la delay-line

misurando i periodi che intercorrono tra un impulso ed il successivo. A causa della distribuzione disomogenea dei bin tipica dei sistemi TDL-TDC implementati su FPGA vista precedentemente, si osserva che alcuni valori degli istogrammi misurano conteggi che spiccano dal profilo a forma di campana. Questo ha inciso sul calcolo del centro dei picchi, che solitamente sono gaussiane, generando trascurabili discrepanze nei valori ottenuti per il calcolo del bin. Ciononostante, è stato osservato che il periodo di 20 us in bin misurava su tutti i canali valori intorno a 546.13 Mbin (centroidi delle gaussiane sommati all'offset in alto a destra in Figura 2.14), il che ha confermato la dimensione attesa del bin di 36.6 femtosecondi.

Purtroppo, partendo da questa specifica misura non è possibile valutare la precisione del sistema dal momento che gli impulsi sono stati fatti passare attraverso due linee di ritardo, e di conseguenza attraverso diversi canali di CFD i quali introducono inevitabilmente errori diversi a seconda del canale. Inoltre, questa misura non permette di rimuovere il jitter intrinseco del





Figura 2.14: VI LabVIEW per l'analisi dei segnali in ingresso al THR08. Nei riquadri in rosso vengono evidenziati i valori dei centroidi delle gaussiane e dell'offset da aggiungere per ricavare il valore del bin.

generatore di impulsi.

Una volta appurata la correttezza dei dati in ingresso ed il valore di conversione da bin a tempo, è stato necessario valutare anche la precisione del nuovo sistema. Per rimuovere il *jitter* del periodo introdotto dall'AWG, è stato generato un treno di impulsi ad una frequenza fissa, il quale è stato poi suddiviso mediante un *power splitter* ed inviato direttamente a due canali del TDC. In Figura 2.15 è possibile osservare i primi grafici raccolti con il nuovo sistema ed una regione ingrandita dello stesso.

I grafici in questione sono gli istogrammi della differenza dei tempi di arrivo sui due canali, calcolata direttamente attraverso il *processing* su FPGA. Anche da questi istogrammi si evince che il sistema presenta dei bin non uniformi. Infatti, come si vede dall'immagine in alto, la distribuzione generata da questo secondo TDC non è una gaussiana, ma presenta delle code più pronunciate. Anche dall'ingrandimento è visibile che i singoli bin, benché



Figura 2.15: (a) Distribuzione dei bin per il TDC sviluppato dal politecnico di Milano. (b) Ingrandimento di una regione centrale.

frutto di un'interpolazione che ha lo scopo di renderli omogenei, presentano andamenti alquanto diversi. Anche in questo caso, la distribuzione è coerente con quanto ci si aspettava.

A partire da questi istogrammi si vuole quindi definire una misura della precisione temporale del sistema per poterlo confrontare con il THR08 precedente. Dal momento che, come si può vedere dall'immagine in Figura 2.16, non è possibile eseguire il *fit* gaussiano dei dati, per il calcolo della



Figura 2.16: Istogramma dato dalla differenza temporale di arrivo dei segnali su due canali (blu) e *fit* gaussiano dello stesso (rosso).

precisione utilizzeremo quindi la nota formula della deviazione standard:

$$\sigma = \sqrt{\sum_{i=1}^{N} \frac{(t_i - \bar{t})}{N - 1}}$$
(2.3.1)

dove N è il numero di campioni e  $\bar{t}$  è il tempo medio intercorso tra i due eventi. Da una prima misura è stata calcolata una deviazione standard di 23.1 picosecondi, il che, in prima battuta, rende il TDC-POLIMI comparabile con il sistema basato su GPX2. Stando alle specifiche, la precisione di questo TDC doveva misurare valori molto più bassi, intorno alla decina di picosecondi. Per poter fare delle ipotesi su quale fosse la causa di questo peggioramento è stato necessario testare l'andamento della precisione in funzione dell'intervallo tra i due eventi. Per eseguire questa scansione sono stati utilizzati due canali dello stesso generatore di funzioni utilizzato in precedenza. Per evitare che l'AWG introducesse degli errori dovuti all'utilizzo di due diversi canali si è fatto in modo che il segnale su entrambi venisse generato a partire dallo stesso oscillatore interno. I limiti della scansione sono stati decisi in modo da ricoprire i massimi tempi di propagazione delle delay line, i quali possono raggiungere i 20 nanosecondi. Come si vede in Figura 2.17, la scansione copre un intorno di  $\pm$  24 nanosecondi a passi di 250 picosecondi. Sempre nello stesso grafico è presente anche la stessa scansione

Università degli studi di Trieste - 2024



Figura 2.17: Grafici della deviazione standard in funzione del *delay* tra due segnali dei TDC del Politecnico (blu) e della AMS (rosso).

presa con il "vecchio" sistema (i parametri della scansione erano leggermente diversi ma l'immagine rimane utile per un confronto qualitativo).

A parte un piccolo offset di un nanosecondo, probabilmente dovuto a cavi di diversa lunghezza o percorsi differenti sulle PCB, il quale comunque non è rilevante ai fini di questa misura, si osserva che il sistema del Politecnico presenta deviazioni standard che oscillano tra valori molto disparati anche per piccole differenze nei ritardi tra i canali a differenza invece dei GPX2 il cui sigma varia più lentamente e si mantiene più basso in un intorno del centro.

Per questi strumenti è importante riuscire a mantenere un'elevata precisione (che equivale a bassi valori della deviazione standard) anche su ampie scale temporali, al fine di garantire una buona e, per quanto possibile, uniforme risoluzione spaziale sull'intero rivelatore. Quindi, a parte la valle centrale dove la precisione si avvicina di molto a quella attesa, per il resto della scansione questo TDC presenta valori di deviazione standard paragonabili e alle volte addirittura peggiori al sistema basato su ASIC . In particolare, la curva della precisione mostra dei picchi periodici che raggiungono valori molto alti. Il periodo di queste anomalie è stato molto utile per fornire diverse informazioni per comprenderne la natura.

Osservando attentamente è possibile distinguere diverse tipologie di picchi,

con diversi periodi. Il contributo più significativo ed evidente, in quanto artefice dei picchi col maggior sigma, ha un periodo leggermente superiore ai 2 nanosecondi. Questo potrebbe essere dovuto al *reference clock* del TDC il quale ricordiamo avere un periodo di 2.4 nanosecondi ( $\sim$ 416 MHz): un cattivo *routing* di questo segnale all'interno della Artix 7 potrebbe causare fluttuazioni indesiderate dei valori misurati dalla TDL. Infatti, a differenza degli ASIC dove la distribuzione del *clock* viene studiata in modo tale che il campionamento avvenga il più possibile allo stesso momento per tutti i TAP e soprattutto con lo stesso segnale, per le FPGA è necessario affidarsi ancora una volta alla già presente architettura del *core-fabric*, all'interno della quale i segnali di *clock* non sono ottimizzati per questo tipo di utilizzo. Per questo, durante il posizionamento della TDL è fondamentale tenere conto della struttura di distribuzione del *clock*.

Inoltre, un ulteriore motivo del peggioramento della precisione potrebbe essere dato dal *crosstalk* della stessa linea di *clock* con la linea dei segnali in ingresso. Infatti, anche all'interno delle FPGA è possibile che due linee interferiscano se posizionate troppo vicine [43]. Nel nostro caso è possibile che, a causa di questo *crosstalk*, i fronti del segnale da misurare vengano modificati, peggiorando la misura del tempo.

Il secondo contributo che si osserva incide in maniera meno significativa rispetto al *reference clock* ma comunque produce dei peggioramenti periodici della precisione. Nel grafico si distinguono zone dove la precisione supera i 25 picosecondi che appaiono come valli tra i picchi generati dal contributo descritto in precedenza. Il periodo di questo secondo contributo risulta essere di 10 nanosecondi ed equivale esattamente al periodo del *clock* con il quale vengono trasferiti i dati tra le FPGA attraverso l'interfaccia parallela. La natura di questa influenza negativa questa volta è imputabile al solo *crosstalk*. Infatti, questo segnale di *clock* non viene utilizzato per il campionamento all'interno della TDL. Anche in questo caso, per diminuire il contributo del rumore sul segnale in ingresso è necessario trovare una migliore disposizione dei diversi segnali all'interno del *core-fabric*.

Per confermare le ipotesi sull'origine ed influenza dei diversi *crosstalk* sono stati sintetizzati dei nuovi *firmware* che puntano ad isolare l'effetto dei singoli contributi. I risultati delle nuove acquisizione sono visibili in Figu-



Figura 2.18: Grafici della deviazione standard in funzione del *delay* tra due segnali misurata con diversi *firmware*.

ra 2.18. A differenza della prima scansione, riportata per chiarezza (curva blu), i primi due *firmware* testati vengono sintetizzati in modo da utilizzare diverse frequenze di *clock* dell'interfaccia di trasmissione (curva rossa) e della TDL (curva verde), rispettivamente. Tra questi, il primo è quello che raggiunge la maggiore precisione del TDC. Ciò fa presupporre che il *design* sia più sensibile al segnale di *clock* dell'interfaccia parallela. Infatti, nel secondo caso, dove la frequenza del TDC è stata portata da 416 MHz a 113.6 MHz (periodo di 8.8 ns), è possibile vedere che la periodicità del *crosstalk* è cambiata ma la deviazione standard rimane comunque elevata.

Come ulteriore conferma di ciò, anche per l'ultimo *firmware* (curva ciano), il quale presenta un *routing* differente del blocco TDC, si osserva che il segnale mostra sempre un contributo periodico corrispondente alla frequenza del *clock* del bus parallelo (100 MHz, 10 ns). In quest'ultima configurazione è evidente che, sebbene i valori di deviazione standard si mantengano sempre al di sotto dei 24 picosecondi, le prestazioni sono rimaste comunque peggiori rispetto a quelle attese.

In seguito, sono state anche condotte altre misure a partire da firmware che fanno uso di *reference clock* diversi e piccole ottimizzazioni del *routing*. Come si osserva in Figura 2.19, l'utilizzo di *clock* differenti per pilotare il TDC produce risultati comparabili (fatta eccezione per le frequenze alte dove il



Figura 2.19: Grafici della deviazione standard in funzione del *delay* tra due segnali al variare della frequenza del TDC.

TDC ritorna occasionalmente valori errati) e anche il diverso instradamento si è limitato a lievi miglioramenti, lasciando comunque il sistema con una deviazione standard media attorno ai 20 picosecondi.

Da queste misure è quindi emerso che la rimozione del *clock* per la comunicazione potenzialmente garantisce un margine di miglioramento maggiore e per questo si è deciso di ottimizzare tale aspetto. Un primo approccio da questo punto di vista consiste nell'utilizzo di linee differenziali anziché linee *single-ended* sia per il segnale di *clock*, sia per i dati. Questa soluzione consentirebbe di ridurre significativamente il *crosstalk* ma comporterebbe l'utilizzo di un maggior numero di linee. Questo incremento può essere giustificato per soddisfare elevati flussi di dati ma nel nostro caso, a causa dell'estensione dell'informazione temporale, il collo di bottiglia è rappresentato dalla comunicazione *Gigabit Ethernet* tra Cyclone 10 e PC; quindi, a causa dell'elevato numero risorse necessarie si è deciso di lasciare questa soluzione da parte e optare per un approccio più efficiente.

Un'altra possibile soluzione consiste nell'implementare tra le due FPGA un'interfaccia basata su *transceiver*, la quale permette di comunicare i dati attraverso una o più coppie differenziali, rimuovendo completamente il *clock* tra le due interfacce. Questa strada ha suscitato un profondo interesse da parte di entrambi i laboratori in quanto, sebbene esistano già diversi protocolli di comunicazione tra chip diversi, spesso questi sono progettati dalla stessa famiglia di FPGA e richiedono IP proprietari [44, 45], rendendoli pressoché inutilizzabili alla controparte. Utilizzando invece un'interfaccia comune, come appunto *Ethernet*, si è in grado di superare questa barriera, e comunicare con alti *throughput* anche tra FPGA Xilinx e Intel. Inoltre, la comunicazione basata su linee di transceiver permette di ottimizzare l'interfaccia utilizzando risorse all'interno delle FPGA che altrimenti rimarrebbero inutilizzate.

A differenza della comunicazione già instaurata con il PC, in questo caso l'interfaccia può essere meno elaborata. Infatti, in questo caso essa avviene in una rete punto-punto e non passa attraverso un sistema operativo, non necessitando quindi dell'implementazione dei livelli ISO/OSI superiori al Data Link Layer (livello di connessione). In effetti, non è richiesto alcun indirizzamento logico tramite un indirizzo IP (livello di rete), né tantomeno l'aumento di affidabilità sfruttando ulteriori algoritmi di checksum o di ritrasmissione come quelli implementati con TCP o UDP (livello di trasporto). Grazie a ciò è possibile ridurre il numero di risorse utilizzate e di conseguenza l'overhead per ogni pacchetto, ottimizzando ulteriormente lo strumento. Tra le due FPGA non è presente alcun chip (in gergo chiamato physical layer o PHY) che implementa le funzioni specifiche del livello fisico, il quale rappresenta il livello più basso dello standard ISO/OSI. Per suddette funzioni vengono invece utilizzati degli IP core, sia di Intel sia di Xilinx rispettivamente per le due FPGA, che si occupano di ricevere i segnali dal livello di connessione e renderli adatti per la trasmissione attraverso il mezzo fisico. Più in particolare, la connessione fisica è costituita da diverse coppie di linee differenziali sulla PCB, delle quali, per i primi test del funzionamento del TDC, ne viene utilizzata una sola. All'interno di questi PHY sintetizzati nelle FPGA vengono implementate diverse funzioni che possono essere raggruppate in due sottolivelli: il Physical Coding Sublayer (PCS) ed il Physical Medium Attachment (PMA).

Questi eseguono diversi compiti a seconda se ci si riferisce alla trasmissione o alla ricezione. Il PMA è situato all'interfaccia con il mezzo fisico. Oltre ad essere dotato di circuiti per la ricezione e trasmissione (equalizzatori, amplificatori a guadagno variabile), esso si occupa principalmente della se-


Figura 2.20: Rappresentazione del Triple Speed Ethernet IP core di Intel.

rializzazione/deserializzazione dei dati e della ricostruzione del clock dei dati attraverso un modulo chiamato *Clock-Data Recovery* (CDR).

Le principali mansioni del PCS invece comprendono l'encoding/decoding dei dati tramite il protocollo 8B/10B, lo scrambling/descrambling e la determinazione della presenza di un collegamento fisico. Dal momento che il throughput richiesto deve raggiungere il Gigabit, per la mediazione tra il Medium Access Control (MAC) ed i PHY si è deciso di utilizzare lo standard IEEE 802.3-2000 [46], ovvero il Gigabit-Medium-Independent-Interface (GMII). Questa interfaccia è implementata ad un livello di astrazione superiore rispetto al livello fisico e fa uso di un segnale di *clock* a 125 MHz per inviare o ricevere 8 bit di informazione alla volta. Oltre ai dati, essa sfrutta linee aggiuntive per il controllo del flusso, ad esempio per la ricezione di errori o per segnalare la validità dei dati stessi. Per la Cyclone 10 l'implementazione di tutta l'interfaccia, compreso il PHY, avviene in un singolo IP core chiamato Triple-Speed Ethernet (TSE), rappresentato in Figura 2.20. Il nome Triple-Speed deriva dal fatto che questo IP è in grado di supportare anche trasmissioni più lente (10 e 100 Mbps) per retrocompatibilità con altre interfacce come, ad esempio, la Medium-Independent-Interface (MII). Prima di definire la struttura dei pacchetti sono state eseguite delle misure di integrità del segnale sulle schede utilizzate, in modo da accertarsi che un collegamento fisico ad elevate frequenze fosse effettivamente realizzabile. Una volta appurata l'integrità delle forme d'onda generate si è voluto quantificarla con dei test di loopback. Questa tipologia di test è spesso eseguita per



Figura 2.21: diverse tipologie di *loopback* dell *tool* IBERT di Vivado [47]: (1) Near-End PCS, (2) Near-End PMA, (3) Far-End PMA e (4) Far-End PCS.

misurare il tasso di errore di trasmissione del bit, o *Bit Error Rate* (BER) che appunto quantifica l'integrità del segnale basandosi sulle caratteristiche del trasmettitore, del mezzo fisico e del ricevitore.

Esistono diverse modalità di test dei *loopback*. Queste possono essere suddivise in base al percorso che i pacchetti eseguono per tornare indietro. In Figura 2.21 sono rappresentate le quattro principali tipologie di *loopback* definite dalla Xilix [47].

A seconda del percorso è possibile includere diverse zone dei PHY di ciascuna FPGA, ottenendo un'informazione sull'interfaccia via via più completa. In particolare, le prime due tipologie si limitano a testare il funzionamento del PHY della prima FPGA, e per questo esse in linea di principio non necessitano del collegamento fisico (e di conseguenza non forniscono alcuna informazione riguardo al suo funzionamento). I pacchetti generati per convalidare la validità del collegamento sono sequenze di bit pseudo-randomiche (*Pseudo-Random Binary Sequence*, PRBS) ottenute a partire da semplici polinomi monici la cui complessità (e periodicità) è definita dal termine con il maggior esponente. Infatti, per questi test si usano spesso sequenze PRBS7 o PRBS15. La generazione dei segnali avviene tramite catene di *shift register* con dei collegamenti in *feedback*.

Chiaramente le due tipologie di test che forniscono le informazioni più complete sono le ultime due, in quanto richiedono di utilizzare anche il canale fisico ed il PHY della seconda FPGA. Purtroppo, la definizione dei possibili



Figura 2.22: Diverse tipologie di *loopback* del *Transceiver Toolkit*: (a) *Loopback Pre-CDR* (b) *Loopback Post-CDR*.

*loopback* differisce tra le due famiglie. Infatti, le FPGA della Intel possono essere impostate in due modalità a seconda se viene utilizzata o no la ricostruzione del *clock* dei dati tramite il modulo CDR, il quale, come detto in precedenza, è contenuto all'interno del PMA. Queste due modalità sono rappresentate nelle Figure 2.22 (a) e (b) rispettivamente.

In entrambi i casi, il loop viene chiuso prima di arrivare al PCS. Per questo non è possibile aver un test di *loopback* che permetta di testare l'intera catena dei PHY. Ciononostante, è comunque possibile valutare la bontà della connessione. Dal momento che il principale flusso di dati è indirizzato dalla Artix alla Cyclone, nel nostro test la prima FPGA viene utilizzata come generatrice di pacchetti, mentre la seconda chiude il loop re-inviando i pacchetti indietro.

I test eseguiti hanno fatto uso dei *tool* IBERT di Vivado e *Transceiver Toolkit* di Quartus, i quali permettono di impostare le FPGA di ciascuna famiglia secondo le modalità sopra descritte. Come detto, i pattern pseudo-randomici sono generati e controllati dalla Artix, la quale per questo non deve impostare alcuna modalità di *loopback*. Sulla Cyclone invece sono state impostate in due test successivi entrambe le modalità di *loopback*.

I test hanno fornito ottimi risultati in quanto, a parte una fase iniziale di modifica dei parametri del CDR, non si sono mai verificati errori nella trasmissione e ricezione delle PRBS. Per questo si è deciso di procedere con questa interfaccia.

Nel primo firmware sono stati creati dei messaggi di *debuq* contenenti semplicemente un contatore che veniva fatto incrementare premendo un bottone. A questo punto è stato possibile procedere con delle informazioni effettivamente provenienti dal TDC. Come obiettivo finale si è deciso di serializzare il contenuto del *belt-bus* e quindi inviare i *timestamp* a gruppi di 32 bit, separandoli ancora in *coarse* e fine. Sfruttando la massima unità trasferibile di 1500 Byte, risulta che ogni trama è in grado di contenere 375 timestamp. Una volta definita quindi la struttura delle trame è possibile valutare se tutte queste modifiche all'interfaccia di trasferimento dei dati siano state effettivamente utili per aumentare la precisione del sistema. Quindi è stata nuovamente calcolata la deviazione standard in funzione del ritardo tra due canali. Come si vede in Figura 2.23 ora il valore medio della precisione su tutto il range cade attorno ai 10 picosecondi, il che è esattamente quanto si sperava di ottenere. Il grafico presenta ancora degli artefatti periodici ma questi influiscono molto di meno sulla precisione complessiva rispetto alle versioni precedenti.

Grazie al passaggio della comunicazione alle linee dei *transceiver* è stato possibile preservare la precisione del TDC implementato sulla Artix 7, ottimizzando il numero di linee al *throughput*. Ricordiamo che per lo strumento attuale il collo di bottiglia è costituito dalla comunicazione con il PC. Qualora si decidesse di eseguire il passaggio ad una connessione di tipo 10 Gbps



Figura 2.23: Grafico della deviazione standard in funzione del delay tra due segnali del TDC polimi dopo aver implementato la trasmissione dei dati tramite transceiver.

ed il collo di bottiglia diventasse la comunicazione tra le FPGA, è possibile aumentare il numero di linee di *transceiver*, fino a raggiungere *throughput* di 6.6 Gbps.

Chiaramente sarebbe possibile concentrarsi ulteriormente sul migliorare la precisione ma questo strumento rappresenta già una versione affidabile e allo stato dell'arte. Per questo l'elaborato procederà con la descrizione di alcune misure tipiche che sono state eseguite grazie alle sue potenzialità.

# Capitolo 3

# Misure risolte in tempo

Da anni le misure risolte in tempo rappresentano un potente strumento della ricerca all'avanguardia. La loro utilità e diffusione sono in parte spiegate dalla semplicità del concetto che ne sta alla base: solo grazie alla misurazione del tempo in cui si verificano gli eventi e ad eventuali correlazioni tra questi è possibile seguire le dinamiche dei fenomeni fisici. Sebbene molte di queste dinamiche generalmente si esauriscano in tempi ad oggi non misurabili con tecniche elettroniche (centinaia di femtosecondi), bensì solo tramite un approccio "ottico", i TDC giocano comunque un ruolo fondamentale nel fornire misurazioni con la precisione e l'accuratezza necessarie per poi poter ricavare la correlazione dei vari eventi.

In aggiunta a ciò, spesso i controlli da eseguire per capire se due o più segnali sono in effetti correlati non richiedono operazioni estremamente complesse, bensì molto veloci e spesso da eseguirsi "parallelamente" su più canali di acquisizione: solo mediante un'elettronica basata su acceleratori hardware dedicati è possibile eseguire questo tipo di elaborazioni preliminari, permettendo in tal modo di diminuire sia il *throughput* dei dati tra strumento e PC, sia il carico di lavoro in *post-processing*. Nel capitolo precedente abbiamo descritto brevemente un potenziale algoritmo che è possibile applicare per calcolare il punto di impatto su un rivelatore a linee di ritardo. Nel nostro caso, la scelta di implementare questo specifico algoritmo è dovuta alla tipologia di esperimenti per i quali è stato progettato lo strumento. Però va sottolineato che il THR08, grazie alle enormi potenzialità offerte da due FP- GA che lavorano in simbiosi, quindi facilmente riprogrammabili a seconda delle esigenze sperimentali, può comunque essere utilizzato per altri tipi di misure. Infatti, in un primo momento, in questo capitolo verranno descritti esperimenti che sono stati realizzati grazie all'utilizzo ed alla versatilità del THR08 e che prevedono altri algoritmi di elaborazione dei segnali.

Come già ribadito, gran parte di questi esperimenti sono da molto tempo presenti nel panorama della ricerca. Tuttavia, grazie allo sviluppo di nuova strumentazione come quella in discussione, anche molte tecniche ben consolidate presentano ampie possibilità di miglioramento. Nei primi esperimenti che hanno fatto uso del nuovo sistema e che saranno esposti a breve, porremo una maggiore enfasi sui miglioramenti ottenuti rispetto ai sistemi di precedente generazione e quali vantaggi questi miglioramenti implicano ai fini sperimentali. Ancora ben lungi però dall'avere uno strumento "perfetto", per questi esperimenti tratteremo anche i limiti delle tecniche e della strumentazione sviluppata assieme a delle possibili soluzioni.

A proposito della sezione sperimentale, lo sviluppo di questi nuovi strumenti non consente solamente il perfezionamento di tecniche già esistenti, ma è fondamentale soprattutto per il progresso di nuove tecniche sperimentali, le quali costituiscono l'attuale stato dell'arte, e di altre innovazioni atte ad abilitare nuove tipologie di misura. Nella seconda parte di questo capitolo quindi ci distaccheremo dall'aspetto prettamente strumentale di queste misure risolte in tempo e descriveremo alcune di queste tecniche innovative che sono state studiate durante questa tesi.

# 3.1 Spettroscopia pump-probe risolta in tempo

Le dinamiche dei fenomeni chimico-fisici possono avvenire su scale temporali estremamente variabili a seconda del fenomeno (dinamiche di rilassamento, magnetizzazione, reazioni chimiche, etc.) e delle caratteristiche del materiale in questione. In particolare, molte di esse si svolgono in tempi ben inferiori a quelli misurabili da un TDC e quindi, per essere in grado ottenere delle misure riguardanti questi fenomeni, è necessario ricorrere a particolari tecniche chiamate misure *Time-Resolved Pump-Probe* [48].

Questo termine raggruppa diverse misure concettualmente simili: due im-

pulsi (generalmente luminosi, ma il principio si applica anche ad impulsi di diversa natura [49, 50]) vengono fatti propagare attraverso due percorsi di lunghezza diversa e variabile a piacimento. Il primo di questi due impulsi, chiamato impulso di *pump*, viene utilizzato per portare il campione ad uno stato eccitato. Successivamente, il secondo impulso, detto di probe, serve appunto a "sondare" lo stato del campione ad un determinato istante. La potenza di questa tecnica consiste nel fatto che la precisione della misura temporale è sostanzialmente data dalla larghezza dell'impulso di probe, che nel caso di impulsi laser può essere nella scala dei femtosecondi. Modificando poi il percorso di questo secondo impulso è possibile variare l'intervallo di tempo che intercorre dall'impulso di pump ed esplorare quindi con elevatissima risoluzione l'evoluzione temporale della dinamica di interesse del campione eccitato. La massima risoluzione temporale che queste tecniche permettono di ottenere è determinata dalla differenza temporale che la luce impiega a percorrere i diversi cammini. Già con modifiche, facilmente attuabili, del percorso nell'ordine delle centinaia di micrometri la risoluzione raggiunge frazioni di picosecondo. Un'ulteriore caratteristica degna di nota è che, in base alla natura degli impulsi di pump e di probe, è possibile analizzare più fenomeni, andando ad esempio ad eccitare stati di energia diversa. Il principio dietro a queste tecniche ricorda il campionamento equivalente dei moderni oscilloscopi dove vengono utilizzati clock con diversi sfasamenti per ottenere un campionamento più fitto di un certo segnale periodico. Al termine di un'acquisizione in una certa configurazione, si modificano i percorsi degli impulsi in modo da esplorare un istante temporale leggermente diverso. Ripetendo poi questa operazione per tutti gli istanti necessari è possibile ottenere l'evoluzione nel tempo della grandezza di interesse con altissima risoluzione temporale.

Anche per le misure *pump-probe* è fondamentale che il processo sia ripetibile, in modo da poter eseguire più campionamenti ed aumentare la statistica. Una delle complicazioni che si aggiunge per queste misure è data dal fatto che i tempi di rilassamento del sistema eccitato possono essere maggiori del periodo con cui esso viene irradiato con il segnale di *pump*, non permettendo al campione di tornare al *ground-state*. Il periodo di eccitazione è quindi uno dei numerosi parametri fondamentali da scegliere opportunamente.



Figura 3.1: Rappresentazione schematica dell'apparato sperimentale [53].

Una delle misure condotte per mettere alla prova il nuovo strumento è stata appunto un esperimento di *pump-probe* risolto in tempo, raffigurato schematicamente in Figura 3.1. Nello specifico, la tecnica in questione prende il nome di *Time Resolved X-Ray Absorption Spectroscopy* (TR-XAS) e le misure sono state condotte presso la linea di luce BACH di Elettra Sincrotrone Trieste [51]. Come si intuisce dal nome, le misure TR-XAS permettono di analizzare come varia nel tempo l'assorbimento di raggi X di un certo campione in stato eccitato [52]. A breve verrà presentata una rapida descrizione delle principali caratteristiche di questa tecnica (si rimanda a [53, 54, 55] per una trattazione approfondita).

Prima di procedere con la descrizione dell'apparato sperimentale è necessario prima fare un chiarimento: per questo esperimento e per quelli che verranno presentati successivamente, verrà attribuito un peso maggiore al ruolo chiave del TDC all'interno del *setup* di misura ed alle sue prestazioni rispetto agli strumenti utilizzati in precedenza, piuttosto che agli obiettivi delle misure, i quali, sebbene di estremo interesse per la comunità scientifica, richiederebbero dettagli non fondamentali ai fini di questa tesi. Ad ogni modo è importante sottolineare parimenti che, nonostante questi argomenti non verranno trattati, la preparazione di questi apparati di misura ha richiesto lo studio e la comprensione dei fenomeni che si voleva indagare al fine di sviluppare correttamente gli opportuni algoritmi di elaborazione dei segnali ricevuti.



Figura 3.2: Distribuzione degli impulsi di *pump* generati dal Laser (verde) e quelli di *probe* misurati con l'elettronica nuova (blu) e quella obsoleta (rosso).

Nel nostro caso specifico i probe sono impulsi di luce di sincrotrone da 100 eV. Gli impulsi di *pump* invece originano da un laser impulsato caratterizzato da una lunghezza d'onda di 800 nm (1.6 eV) ed una repetition rate di 83.3 MHz (T = 12 ns). Questi sono sincronizzati con gli impulsi di probe in modo da presentare (con uno di questi) uno sfasamento costante  $\Delta \Phi$  ed un basso *jitter* ( $\sim 2$  ps). Per motivi legati alla fisica di macchina, dal punto di vista delle tempistiche la distribuzione dei bunch, i gruppi di elettroni che girano all'interno di Elettra, è fatta in modo da avere molti pacchetti distanti tra loro 2 ns, seguiti da una zona di gap dove essi sono assenti [56]. Il tempo che un *bunch* impiega a compiere un'intera rivoluzione dell'anello è esattamente pari a 864 ns. A partire da questo, la sincronizzazione del laser con il *clock* di anello è realizzata tramite un divisore di *clock* realizzato in precedenza per questo particolare esperimento. Si osserva che la repetition rate del laser e la frequenza dei *bunch* sono differenti e per ogni evento di *pump* si verificano più impulsi di probe. Ciò è comune per questo tipo di misure e nel nostro caso specifico, come rappresentato in Figura 3.2, il rapporto dei periodi è di 1:6.

Per essere in grado di ricostruire l'esatta dinamica dello stato del campione

#### Misure risolte in tempo

dall'istante di eccitazione è necessario poter associare ogni evento registrato al bunch che lo ha generato. Per fare questo, sempre tramite il divisore di clock è possibile generare un impulso sincrono con il periodo di rivoluzione di anello (frequenza di 1.1566 MHz) il quale viene utilizzato dal nuovo THR08 come evento di "start" da utilizzare per il Time-referencing discusso nel capitolo precedente. Così facendo, è possibile utilizzare l'informazione temporale (decine o centinaia di ns) per associare ogni evento registrato sugli altri canali al corrispettivo bunch. Una volta raccolta una statistica sufficiente (spesso dopo ore di acquisizione) è possibile modificare lo sfasamento  $\Delta\Phi$  tra gli impulsi di laser ed i bunch e ripetere la misura.

Per essere in grado di misurare i fotoni di fluorescenza provenienti dal campione (nella fattispecie Silicio 111) generati dall'impulso di probe si fa uso di un particolare tipo di rivelatore di particelle chiamato *Microchannel Plate* (MCP) [57]. Questo rivelatore è in grado di amplificare di diversi ordini di grandezza il numero di cariche e, grazie alla sua particolare struttura, è capace di preservare l'informazione spaziale di impatto entro certe risoluzioni (pochi um). Dal momento però che le coordinate spaziali non sono necessarie per questa applicazione, per ora ci si limiterà a rappresentare questi MCP come "semplici" moltiplicatori di carica, come possono essere ad esempio degli elettromoltiplicatori [58, 59], posticipandone la descrizione più approfondita alla sezione 3.2.1.

Infine, prima di poter essere misurati dai TDC, gli impulsi analogici generati dall'MCP devono essere convertiti opportunamente in un segnale digitale. Sebbene tali segnali presentino una FWHM molto bassa e siano già di per sé ottimali dal punto di vista della temporizzazione, un semplice approccio basato su soglia rischierebbe di generare un *jitter* maggiore causato dalla differente ampiezza dei segnali [60]. Per questo è necessario affidarsi ad un CFD, il quale, come accennato in precedenza, è in grado di generare un segnale digitale temporizzato correttamente indipendentemente dall'ampiezza degli impulsi in ingresso. Anche per questo circuito si rimanda alla relativa sezione 3.2.2.

Per avere un confronto con l'elettronica precedente utilizzata sulla linea, i.e. un THR02-TDC [61], queste misure sono state ripetute con entrambi i TDC. Un primo metro di paragone è dato dalla forma delle gaussiane, ovvero dalla risoluzione temporale e di conseguenza, in quanto gaussiane, dalla precisione dei due strumenti. Per queste misure, l'energia del laser è stata portata a 3.2 eV (400 nm) in modo tale da essere in grado di produrre fotoni secondari (riflessi o diffusi dalla superficie del campione) visibili all'MCP. Gli impulsi generati sono quindi stati misurati con entrambi i THR ed accumulati utilizzando sempre il periodo di anello come evento di riferimento. In tal modo si sono ottenute 72 gaussiane distanti tra loro 12 ns (così da raggiungere 864 nanosecondi).

In Figura 3.3 è possibile osservare le distribuzioni degli eventi accumulate in un tempo di acquisizione di 90 secondi e misurate dai due strumenti in prossimità (sinistra) e a distanza (destra) dal segnale di riferimento. In primo luogo, si nota che i bin dei due strumenti differiscono. Mentre il THR02 presenta la risoluzione originale di 27 ps, per il più recente THR08 si è deciso di non utilizzare la risoluzione nativa di 36 fs, ma di eseguire un rebinning accorpando 256 bin, ottenendo in tal modo un bin di  $\sim 9.37$  ps. Chiaramente ciò permette di ottenere una miglior statistica. Riguardo alla risoluzione dei due TDC, si osserva che il modello precedente presenta in un primo momento una FWHM di 230 ps, la quale degrada progressivamente fino a raggiungere un valore di 330 ps (meglio osservabile in seguito). Al contrario, la distribuzione ottenuta grazie al nuovo strumento non degrada e si mantiene attorno ai 115 ps di FWHM con uno scarto di  $\pm 3$  ps. Ciò garantisce un miglioramento tra i due modelli di un fattore 2 nel caso dell'acquisizione in prossimità dell'impulso di riferimento e di un fattore prossimo a 3 per la gaussiana prossima al termine del periodo di anello.

Il valore di FWHM sopra riportato differisce significativamente da quelli misurati a banco. Questo, infatti, è il risultato che tiene conto di tutti i contributi all'interno del sistema, compresi i CFD e soprattutto il *jitter* del *clock* di anello, il quale di per sé introduce un'incertezza gli 80 e i 100 ps FWHM.

Sempre attraverso la lettura del MCP è possibile ottenere una stima dell'accuratezza dei due strumenti su un intero periodo. In particolare, l'accuratezza è calcolata come la distanza dei centri delle gaussiane da impulsi ideali distanziati di 12 ns. In Figura 3.4 è rappresentato un esempio tipico della misura effettuata sulle due distribuzioni.



Figura 3.3: Comparazione della risoluzione temporale dei due sistemi in prossimità (a) e a distanza (b) dal segnale di riferimento.



Figura 3.4: (a) Comparazione della accuratezza dei due sistemi per un determinato bunch. (b) Grafico dell'errore INL dell'accuratezza su un periodo di anello.

Si osserva che l'accuratezza del nuovo strumento misura 20 ps, contro i 160 del THR02. Questo è meglio rappresentato nel grafico di destra dove viene riportato l'errore integrale di accuratezza su un intero periodo. Per il primo TDC (linea rossa) si osserva che i valori peggiori (attorno ai 100 ps) di accuratezza si ottengono in prossimità del segnale di riferimento e migliorano man mano che ci si allontana. Per il nuovo TDC invece si osserva che anche in questo caso i valori peggiori si hanno durante la fase iniziale, tuttavia, l'errore è molto più contenuto, raggiungendo al massimo 20 ps. Anche in questo caso il miglioramento tra i due strumenti è netto ed aiuta a delineare con maggior esattezza la dinamica degli stati eccitati dei campioni.



Figura 3.5: (a) Comparazione del numero di conteggi dei due sistemi per un tempo di acquisizione di 90 secondi (b) numero di conteggi normalizzato all'intervallo di misura effettivo.

Dai grafici presentati fino ad ora è possibile osservare che il numero di conteggi è maggiore per il THR02 rispetto al THR08. Questo può essere

imputato a diversi fattori. Il primo di questi è la diversa sensibilità dei CFD tra i due strumenti: sebbene l'elaborazione subita nei due casi risulti la stessa, i componenti rimangono comunque differenti e possono generare risultati leggermente diversi. Un altro aspetto che può influire a tal riguardo, anche se in misura minore, è il fatto che la *pulse-pair resolution* è più bassa ( $\sim 6$  ns) per il THR02, mentre per il THR08, per questo specifico esperimento, è stata impostata a 14.4 ns (maggiore del periodo del laser) per evitare effetti di *crosstalk* tra due eventi ravvicinati. Anche se questo rappresenta chiaramente un aspetto da migliorare per gli sviluppi futuri, per questo esperimento il suo contributo è stato limitato ai rari eventi doppi.

Considerando quindi solamente il numero di conteggi totali misurati dai due strumenti durante un'acquisizione potrebbe risultare quindi che il TDC precedente sia in grado di raccogliere una maggiore statistica e di conseguenza offra un maggior rapporto segnale rumore (*Signal to Noise Ratio*, SNR). Tuttavia, il tempo di acquisizione di 90 secondi riportato in precedenza in realtà non tiene conto del *dead-time*. Infatti, è già stato anticipato che il TDC all'interno del THR02 necessita di un reset periodico durante e dopo il quale non vengono registrati gli eventi. Questo fa sì che, a differenza del THR08, il tempo chiamato di acquisizione, ovvero durante il quale vengono registrati gli eventi, non coincide con l'intervallo di misura effettivo. Per il THR02, il rapporto tra questi due intervalli di misura è di circa un fattore 1.5, quindi per ogni 10 secondi acquisizione effettiva ne passano 15 dove il TDC è in stato di reset.

Questo si può osservare in Figura 3.5 dove a sinistra sono mostrati i conteggi per ogni impulso accumulati durante un intervallo di acquisizione, mentre a destra gli stessi conteggi sono normalizzati all'intervallo di misura. Ne risulta che anche sotto questo aspetto il nuovo TDC presenta un miglioramento di un fattore 2. Questo, oltre ai miglioramenti sulla risoluzione ed accuratezza temporale, implica un raddoppiamento del SNR per intervalli di misura comparabili.

Per concludere, in Figura 3.6 è riportato l'istogramma di un'acquisizione di un'intera rivoluzione d'anello (per un ingrandimento della scala dei tempi si rimanda alla Figura 3.2). In generale, osservando l'andamento complessivo prodotto dai segnali di probe, si vede come l'ampiezza della distribuzione del

#### Misure risolte in tempo

THR08 è molto più uniforme sull'intero periodo, dove invece quella generata dal THR02 presenta una zona di minimo relativo (attorno ai 300 ns nell'immagine) ed è caratterizzata da un andamento calante lungo tutto il periodo. Come abbiamo visto, questo andamento è dovuto al peggioramento della precisione dello strumento, che si traduce in un allargamento delle gaussiane e, dal momento che il numero di conteggi per impulso rimane invariato, ne comporta l'abbassamento.



Figura 3.6: Impulsi registrati con i due sistemi per l'intero periodo di anello.

In generale, l'inserimento del nuovo strumento all'interno dell'apparato sperimentale ha permesso di ottenere miglioramenti consistenti sotto diversi aspetti: innanzitutto si è verificato un miglioramento della risoluzione temporale di un fattore 2, risoluzione costante durante l'intero periodo di anello; in secondo luogo, è stato misurato un miglioramento dell'accuratezza di un ordine di grandezza; per concludere, l'assenza di tempi morti nel nuovo strumento ha permesso di aumentare l'efficienza e di raddoppiare il SNR della misura. Il THR08 che fa uso del TDC del Politecnico di Milano si è quindi rivelato essere un ottimo strumento anche all'interno di un *setup* di misura TR-XAS.

# 3.2 Time-resolved Imaging

Nell'esperimento appena descritto sono stati utilizzati solamente due dei canali resi disponibili dal nuovo strumento. Ricordiamo che una delle esigenze sperimentali alla base della realizzazione del THR08 è appunto quella di essere in grado di temporizzare un numero di canali maggiore (otto) in modo da permettere di utilizzare tale strumento anche per apparati di misura più complessi. Un primo esempio di questi apparati è rappresentato dai già citati rivelatori di particelle per *imaging* risolto in tempo. Esistono molte possibili tecniche per ottenere rivelatori 3D (X, Y, t) a seconda delle specifiche che si desidera ottenere, e, tra queste, quella in grado di fornire le migliori specifiche dal punto di vista dell'informazione temporale è l'utilizzo di rivelatori bidimensionali basati su linee di ritardo (*Delay Lines*, DL).

Come accennato anche nel capitolo precedente quando è stato descritto l'algoritmo di elaborazione Detector Processing, sfruttando la propagazione di un segnale lungo una linea di trasmissione e misurandone il tempo di arrivo ai due estremi è possibile ottenere le informazioni sul tempo e sulla posizione dell'impatto. Ponendo poi due di queste linee di ritardo in modo perpendicolare tra loro (Cross-DL, CDL o anche XDL), è possibile realizzare rivelatori 3D. Il semplice concetto alla base di questi rivelatori fa sì che questi siano molto versatili e che vengano utilizzati in una vasta gamma di misure. In aggiunta, l'informazione temporale li rende ottimi candidati per misure correlate in tempo che vedremo successivamente. I segnali di cui si discute, tuttavia, spesso sono singoli elettroni o fotoni e nessuna elettronica è in grado di rivelarli senza che questi passino prima per uno stadio di amplificazione. In particolare, per rimanere in grado di ottenere un rivelatore 3D è necessario che lo strumento che amplifica questi segnali preservi in qualche modo anche l'informazione spaziale. Ciò è ottenuto ad opera dei già citati MCP. Considerata l'affinità che questi dispositivi hanno con il tema trattato in questa tesi, risulta utile una rapida descrizione del loro principio di funzionamento e delle loro principali caratteristiche, assieme a delle interessanti proprietà investigate sempre durante questo periodo di tesi.

## 3.2.1 Microchannel Plate

Un MCP [62] è un dispositivo costituito da un elevato numero (dalle decine di migliaia alle decine di milioni) di tubi miniaturizzati che agiscono da moltiplicatori di carica e sono disposti a nido d'ape per massimizzare l'area sensibile. La dimensione di ciascun tubo, o canale, può andare dai 5 ai 100



Figura 3.7: Principio di funzionamento di un MCP.

micrometri di diametro e fino ad un millimetro di lunghezza, a seconda delle caratteristiche dell'MCP. Grazie a questi canali ed alla loro disposizione, raffigurata in Figura 3.7, gli MCP presentano elevati guadagni  $(10^4 - 10^7)$ e sono in grado di mantenere le informazioni riguardo a posizione e tempo di impatto di una particella, rendendoli estremamente utili per applicazioni di *imaging* risolto in tempo [63, 64]. A tal riguardo il massimo potere risolutivo è limitato principalmente dal diametro del singolo canale [65]. Anche le caratteristiche temporali dei segnali generati da questi rivelatori risultano ottimali a fronte di un loro utilizzo nell'ambito di misure risolte in tempo. Infatti, i tempi di propagazione nei moderni MCP sono dell'ordine di poche centinaia di picosecondi [66].

In seguito all'impatto di una radiazione incidente di energia sufficientemente alta su uno dei microcanali dell'MCP (generalmente da raggi ultravioletti a raggi X) vengono generati uno o più elettroni, in base all'energia della radiazione/particella incidente, i quali, accelerati dall'intenso campo elettrico  $(10^4 - 10^5 \text{ V/m})$  dovuto alla polarizzazione dell'MCP, danno origine a loro volta ad elettroni secondari. Così facendo si instaura un processo a valanga che permette di amplificare il segnale di singole particelle. A causa della natura esponenziale di questo processo, il grande numero di elettroni presenti in fondo al singolo canale rallenta i nuovi elettroni in arrivo, diminuendo di conseguenza la probabilità che essi siano in grado di continuare il proces-

Università degli studi di Trieste - 2024



Figura 3.8: Rappresentazione schematica del funzionamento di due MCP in configurazione Chevron.

so di moltiplicazione. Per questo, la moltiplicazione di carica raggiunge la saturazione tra i  $10^4 - 10^7$  (il valore effettivo è funzione del rapporto del diametro e della lunghezza dei canali).

Per aumentare ulteriormente questo fattore di guadagno fino a raggiungere amplificazioni nell'ordine dei  $10^8$  è possibile utilizzare due MCP posti a distanza di poche decine di micron l'uno dall'altro in una configurazione chiamata *Chevron* (è comune trovare anche la configurazione di 3 MCP "impilati", chiamata *Z-stack*, con guadagni ancora più alti). Come si vede in Figura 3.8, la nube elettronica generata dal primo MCP coinvolge più canali del dispositivo successivo, permettendo così di aggirare la saturazione di carica spaziale del singolo canale. È importante notare che, nonostante l'aumento dell'area dell'anodo coperta dalla nube elettronica, è comunque possibile raggiungere elevate risoluzioni spaziali qualora il calcolo di tali informazioni avvenga per mezzo di metodi del calcolo del centroide, come accade per le CDL.

Per approfondire il funzionamento di questi dispositivi, durante l'attività di ricerca di questi anni sono anche state indagate altre proprietà che possiedono gli MCP. Infatti, oltre ad essere utilizzati come amplificatori di carica, essi possono figurare come componenti ottici (filtri, meta-lenti, lenti-polarizzanti, etc.) per sorgenti di radiazioni altamente coerenti, come appunto può essere la luce dei sincrotroni di terza e quarta generazione. In particolare, sono stati analizzati e confrontati i pattern di diffrazione generati da due diverse configurazioni (*flat*-MCP singolo e doppio) a diverse energie del fascio di Elettra e si sono potute osservare interessanti proprietà di focalizzazione del fascio di Elettra [67, 68].

Sebbene queste proprietà non siano strettamente legate all'*imaging* risolto in tempo, questi studi mostrano come tali dispositivi siano capaci di interagire con radiazioni di diversa natura e ciò li rende estremamente versatili. Infatti, nella sezione precedente è stato presentato un esempio di *setup* di misura all'interno del quale gli MCP vengono utilizzati per amplificare il segnale di fotoni di bassa energia. In generale, questi dispositivi possono essere in grado di generare una nube elettronica sia a partire da fotoni nello spettro dall'UV ai raggi X duri (3.2 eV – 10 keV), sia da particelle cariche, ad esempio elettroni e ioni. In generale, la *detection efficiency* dipenderà dall'energia della particella in questione e dal tipo di particella stessa.

Dal momento che il nostro interesse è rivolto alle applicazioni di *imaging*, prima di passare alla descrizione del *setup* rimangono da discutere due caratteristiche degli MCP legate a tali applicazioni: i conteggi di buio (*dark counts*) ed il *deadtime*.

Grazie ai particolari composti con cui sono realizzati (vetro-silicati al piombo), gli MCP presentano una funzione di lavoro alquanto elevata, e per questo i conteggi di buio sono nell'ordine di 1 conteggio al secondo per centimetro quadrato a temperatura ambiente. Per quanto riguarda il *deadtime* invece, è facile calcolare che per il singolo canale esso è nell'ordine dei millisecondi [69]. Ciononostante, grazie al fatto che un MCP è costituito da centinaia di migliaia o milioni di canali che operano in maniera indipendente, sotto condizioni di illuminazione uniforme questi dispositivi sono in grado di registrare fino a qualche milione di conteggi al secondo senza incorrere in significativi problemi. Anche dal punto di vista di *dark-counts* risulta che questi dispositivi consentono di ottenere ottime prestazioni per applicazioni di rivelazione 3D di particelle.

#### 3.2.2 Constant Fraction Discriminator

Nel contesto delle misure risolte in tempo è di fondamentale importanza poter discriminare i segnali utili all'esperimento (ad esempio in base all'ampiezza degli stessi) introducendo il minor *jitter* possibile. A tal proposito, i discriminatori che si basano unicamente su comparatori a soglia costante risultano sub-ottimali a causa di due principali fattori. Il primo di questi dipende dal rumore che si sovrappone al segnale da misurare. In Figura 3.9 è riportata una rappresentazione di come questo rumore degradi la misura temporale. Considerando un impulso V(t) di ampiezza costante al quale si sovrappone un rumore in ampiezza r.m.s pari a  $\sigma_V$ , il contributo dell'incertezza temporale  $\sigma_t$  nei comparatori a soglia fissa causato da tale rumore è pari a

$$\sigma_t = \frac{\sigma_r}{\dot{V}(t)} \tag{3.2.1}$$

dove  $\dot{V}(t)$  è la derivata del segnale in esame rispetto al tempo all'istante in cui esso interseca la soglia del comparatore.

Per diminuire questo contributo è necessario ridurre il rumore o modificare la soglia del comparatore in modo da incrociare l'impulso nel punto di massima pendenza.



Figura 3.9: Rappresentazione grafica dei principali contributi di *jitter* nei comparatori a soglia [70]. A sinistra il contributo dovuto al rumore elettronico e a destra il contributo di *walk*.

Università degli studi di Trieste - 2024

#### Misure risolte in tempo

Il secondo contributo è determinato dalla possibile diversa ampiezza dei segnali da discriminare. Sempre in Figura 3.9 si osserva che impulsi di forma uguale ma con diverse ampiezze attraversano la soglia in due istanti distinti. L'errore di misura del tempo di arrivo che origina dalla variabilità dell'ampiezza degli impulsi viene chiamato walk e rappresenta la principale limitazione nell'utilizzo di discriminatori a soglia fissa [70]. Tale contributo è particolarmente marcato quando si desidera discriminare impulsi con una vasta distribuzione in ampiezza, come ad esempio quelli generati dagli MCP, per i quali tale distribuzione si allarga all'aumentare della frequenza di arrivo delle particelle [62], peggiorando sensibilmente la precisione temporale. Per questo, come anticipato, nelle misure risolte in tempo viene utilizzata una particolare famiglia di circuiti chiamata discriminatori a frazione costante (CFD), la quale, anziché basarsi sul comune approccio a soglia fissa, utilizza una soglia che varia proporzionalmente all'ampiezza del segnale in ingresso. Così facendo, la misura del tempo di arrivo diventa indipendente dall'ampiezza, rimuovendo di conseguenza l'errore del walk. In aggiunta, se si suppone che la forma dell'impulso rimanga invariata (a meno di un fattore di scala), è possibile configurare tale circuito in modo che l'impulso incroci la soglia nel punto di massima pendenza, riducendo anche il *jitter* dovuto al rumore in ampiezza.

Considerata l'importanza dei CFD per le misure risolte in tempo, di seguito ne verrà presentato il principio di funzionamento. Per una descrizione più dettagliata, anche in questo caso si rimanda alla letteratura [71, 70].

Per semplificare la trattazione, rappresentiamo gli impulsi con delle spezzate in modo da lavorare con segmenti lineari, come schematizzato in Figura 3.10. Partendo da un segnale di ampiezza arbitraria  $V_{in}$  e rise-rime  $t_{in}$  è possibile generare due copie di tale segnale: una ritardata di un tempo  $t_d$  ed un'altra scalata di un fattore f minore di 1. L'ampiezza di questo secondo segnale è dunque  $f \cdot V_{in}$ . Dal momento che la pendenza del segnale originale, data da  $V_{in}/t_{in}$ , rimane costante durante tutto il fronte di salita, è facile verificare che lo stesso segnale raggiunge l'ampiezza del secondo dopo un tempo pari a  $f \cdot t_{in}$ . Si osserva che tale valore è indipendente dall'ampiezza e, considerando  $t_{in}$  costante (richiamando l'ipotesi di invarianza degli impulsi), dipende solamente da f. Così facendo risulta che il tempo dell'incrocio



Figura 3.10: Rappresentazione del principio di funzionamento di un CFD con segnali linearizzati.

 $t_{CFD}$  di questi due segnali è dato da

$$t_{CFD} = t_d + f \cdot t_{in} \tag{3.2.2}$$

Affinchè l'Eq. 3.2.2 sia valida è necessario che  $t_d > t_{in} \cdot (1 - f)$ . Questa condizione serve a garantire che il segnale scalato raggiunga la sua massima ampiezza prima dell'incrocio con il segnale ritardato. In questo caso si parla di true-constant-fraction timing, ossia la più semplice tecnica di discriminazione temporale in grado di compensare il walk per segnali con rise-time costante [70].

Sebbene i calcoli appena discussi per ottenere il tempo di incrocio siano basati su impulsi trapezoidali, il principio alla loro base è applicabile anche ad impulsi di altre forme, come ad esempio gli impulsi generati da MCP o provenienti da circuiti di *shaping*. In questi casi, tuttavia, la trattazione è più complicata ed esula dagli obiettivi di questa tesi.

L'effettiva realizzazione di questi circuiti, schematizzata in Figura 3.11, prevede più comunemente di invertire la polarità del segnale scalato e di sommarlo a quello ritardato, così da ottenere un impulso bipolare. Il passaggio di tale impulso per lo zero avviene esattamente al tempo  $t_{CFD}$  e può essere facilmente rivelato da un circuito di zero-crossing detection senza l'introduzione di *jitter* eccessivo. Infine, si utilizza un comparatore a soglia detto di arming per evitare di misurare segnali al di sotto di una certa tensione, per i quali il rumore elettronico comporterebbe un *jitter* eccessivo, o addirittura la rivelazione di *zero-crossing* non generati da impulsi, bensì dal rumore stesso.



Figura 3.11: Schema circuitale di un CFD.

Ora che sono stati descritti tutti gli elementi cruciali utilizzati solitamente nei *setup* di *imaging* risolto in tempo è possibile procedere alla descrizione del *setup* stesso, seguita dalla caratterizzazione del THR08 in questo ambito.

## 3.2.3 Setup di imaging per applicazioni risolte in tempo

La codifica delle coordinate spaziali e temporali nei rivelatori 3D può essere ottenuta mediante diverse proprietà fisiche dell'anodo di raccolta della nuvola elettronica generata dall'MCP. Basandosi su queste proprietà è possibile identificare quattro categorie: wedge & strip, CDL, Cross-strip ed infine pixel-array [63]. Ciascuna di queste trasporta l'informazione attraverso una diversa grandezza fisica (carica degli impulsi, tempo di propagazione, codifica spaziale) e la sua lettura può richiedere apparati più o meno complessi a seconda di questa.

Dal momento che lo strumento da utilizzare per creare le immagini è un TDC, il migliore approccio risulta essere quello basato sulla propagazione degli impulsi. Rispetto agli altri metodi, questo garantisce una maggiore risoluzione temporale ed un numero ridotto di segnali da gestire, con solo quattro canali. Lo svantaggio principale di questo approccio è l'impossibili-

Università degli studi di Trieste - 2024

tà di rilevare eventi temporalmente ravvicinati tra loro meno del tempo di propagazione degli impulsi lungo la linea di ritardo e al *deadtime* dei singoli canali del TDC. In realtà il primo di questi svantaggi non è un problema reale nel caso di misure con sorgenti pressoché "continue" come è la luce di sincrotrone, per cui gli eventi arrivano poissonianamente distribuiti nel tempo e quindi la linearità non viene compromessa fino ad alcuni milioni di conteggi al secondo (ovvero a *count rate* paragonabili ai massimi consentiti dai MCP). Al contrario, questo limite rende molto difficile l'impiego di questi rivelatori con sorgenti come i laser a bassa frequenza, dove più fotoni sono previsti arrivare quasi contemporaneamente sul rivelatore. In ogni caso, l'eventualità di avere conteggi erronei cresce con il salire del *count rate* ed il controllo incrociato da parte della FPGA descritto in precedenza diventa fondamentale. Considerando eventi che seguono una distribuzione di Poisson con media  $\lambda$ , la probabilità di avere due eventi vicini tra loro almeno t secondi è data dalla distribuzione di Erlang

$$P(X \le t) = 1 - e^{-\lambda t}$$
 (3.2.3)

e già a *count rate* attorno a 1 Mcounts/s si po' vedere che, considerando tempi di propagazione sulla serpentina dell'ordine delle decine di ns, circa l'1% degli eventi è da scartare.

Il setup utilizzato in questa tesi è rappresentato in Figura 3.12. Per disaccoppiare l'elettronica di read-out dall'MCP, il quale in diverse applicazioni può essere "appoggiato" su un potenziale di diversi kV viene utilizzato un anodo resistivo. L'utilizzo di questo anodo permette inoltre di raccogliere in maniera più efficiente la nube elettronica proveniente dall'MCP ed evitare che questa si diffonda eccessivamente, peggiorando il calcolo del centroide. Gli impulsi generati dalla nube elettronica vengono poi trasmessi alla linea di ritardo per accoppiamento capacitivo. Modificando la resistività di superficie di questo anodo in modo tale che questa assuma valori attorno a 1 M $\Omega/\Box$  è possibile controllare la durata temporale degli impulsi in vista della loro digitalizzazione.

Gli impulsi ottenuti a partire da questa configurazione sulle linee di ritardo hanno ampiezze di picco nell'ordine dei millivolt ed in prima approssimazione possono essere considerati impulsi gaussiani con FWHM intorno ai 4

Università degli studi di Trieste - 2024



Figura 3.12: Rappresentazione della camera da vuoto con ingrandimento sezionato di MCP e CDL.

ns. Prima di poterli digitalizzare è necessario amplificarli opportunamente. Per questo, i segnali ai quattro capi della CDL vengono amplificati da preamplificatori (+40 dB) a basso rumore ed alta banda (1 GHz) realizzati all'interno del laboratorio. Infine, la digitalizzazione avviene ad opera di CFD *Fast-Crossover*, configurazione che permette di minimizzare la componente variabile del ritardo di digitalizzazione.

Come detto, il disaccoppiamento capacitivo consente di portare gli MCP ad alti bias senza che ciò si ripercuota sui preamplificatori. In aggiunta, questo consente di utilizzare l'apparato appena descritto anche con analizzatori elettronici o altri strumenti che, per poter funzionare correttamente, necessitano di alte tensioni.

Durante la ricerca su questo *setup* di *imaging* sono stati caratterizzati i contributi in termini di linearità, uniformità, accuratezza e precisione introdotti dai singoli elementi, ovvero quelli introdotti dal TDC, discussi estensivamente in precedenza, quelli introdotti dagli MCP, dai CFD e dalle CDL. Per quanto riguarda lo stadio di amplificazione, i componenti sono rimasti gli stessi e per questo ci si è affidati alla documentazione ufficiale ed a studi eseguiti in precedenza [42, 72]. La valutazione dei diversi contributi è stata effettuata mediante due diversi *setup* di misura.

#### 3.2.3.1 Setup di misura a banco

Il primo di questi *setup*, illustrato in Figura 3.13, è stato realizzato per studiare a banco le prestazioni del sottosistema composto da soli CDL, CFD e TDC. Questo consente di valutare linearità, risoluzione ed accuratezza dell'elettronica, evitando tutte le complicazioni introdotte dall'utilizzo di un MCP, ovvero la necessità di operare in vuoto e con alte tensioni. In questo caso, per produrre impulsi simili a quelli uscenti da un MCP, viene utilizzata una sonda accoppiata capacitivamente con la CDL e collegata ad un generatore di segnali. Tramite uno stage motorizzato su due assi è possibile valutare le prestazioni dell'elettronica con precisione micrometrica su tutta l'area del rivelatore. In aggiunta, in questo *setup* è anche possibile isolare il contributo dei singoli elementi, facilitandone la caratterizzazione. Dal momento che la caratterizzazione del nuovo TDC è già stata trattata nel capitolo precedente, ora ci concentreremo maggiormente sullo studio di CDL e CFD.

Durante gli anni sono state sviluppate all'interno del laboratorio diverse versioni di linee di ritardo, facenti uso di diversi materiali, geometrie e tecniche di realizzazione. Per un primo lavoro di caratterizzazione è possibile consultare [73]. Una delle principali sfide che si pongono durante la realizzazione di questi dispositivi è quella di ottenere un buon rapporto segnale rumore su entrambe le piste, sempre mantenendo l'adattamento a 50  $\Omega$  per evitare riflessioni indesiderate. Questo è particolarmente complicato per il meandro inferiore in quanto esso è parzialmente coperto dal meandro superiore ed è posto a maggior distanza dall'anodo resistivo. Di conseguenza anche l'accoppiamento capacitivo con quest'ultimo risulta inferiore, producendo un segnale di ampiezza minore. Chiaramente questo comporta l'utilizzo di stadi di amplificazione maggiore (per i primi modelli fino a +60 dB) i quali introducono maggior rumore e frequenze di taglio inferiori, distorcendo i segnali in ingresso.

La soluzione al momento più promettente all'interno del laboratorio strumentazione e detectors prevede la realizzazione di questi rivelatori su circuiti stampati a cinque strati, di cui in Figura 3.14 sono mostrate alcune immagini prese con un microscopio. Per aumentare il segnale sul meandro inferiore



Figura 3.13: Immagine del setup di misura a banco.

sono stati realizzati dei *via* di contatto dalla faccia frontale del rivelatore fino alla traccia sommersa. Grazie a questa modifica il segnale sui due meandri risulta comparabile ed è possibile raggiungere prestazioni simili in termini di SNR.

A causa di questa struttura, ed in particolare al fatto che il campo elettrico definito dai *layer* di ground sia differente per i due meandri, si ha che anche la velocità di propagazione e la geometria delle tracce per ottenere un'impedenza caratteristica di 50  $\Omega$  sono differenti tra loro. Nello specifico, la velocità di propagazione sarà maggiore per il meandro superiore rispetto a quello inferiore. Infatti, il primo presenta una topologia più simile alle *microstrip*, dove la parte superiore della traccia stessa è in aria (o in vuoto) e la parte sottostante presenta FR4 ( $\epsilon_r = 4.5$ ), mentre il secondo è totalmente immerso all'interno del *prepreg*, e per questo è più topologicamente simile alle *stripline*. Tuttavia, non avendo veri e propri piani di massa per il ground, anche le velocità di propagazione e l'impedenza caratteristica delle due tracce non sarà esattamente quella delle geometrie appena citate. Inoltre, anche la geometria stessa dei meandri comporta una certa capacità parassita tra



Figura 3.14: Ingrandimento al microscopio (a) e sezione metallografica (b) di un rivelatore CDL realizzato su PCB a cinque strati.

tutte le linee parallele, complicando ulteriormente il calcolo dell'impedenza delle linee. Per tutti questi motivi, durante lo sviluppo di queste CDL è stato necessario studiare attentamente le dimensioni e proporzioni dei due meandri in modo da adattarne l'impedenza.

Nei rivelatori più comunemente utilizzati, i meandri, che se sviluppati presentano una lunghezza di svariati metri, ricoprono una superficie di 46x46 mm. Sebbene ad una prima analisi possa sembrare che la massima risoluzione spaziale sia limitata dalla distanza interasse dei vari ripiegamenti dei meandri (centinaia di micron), questa in realtà può scendere fino a raggiungere poche decine di micron (limitata dall'MCP) [63]. Infatti, la nuvola elettronica generata dall'MCP e poi trasmessa sull'anodo resistivo ha un raggio tale da coinvolgere diversi meandri e ciò permette di sfruttare tecniche di calcolo del centroide. Il segnale generato in ciascuna linea sottesa alla nube elettronica contribuisce a generare l'impulso con un peso proporzionale alla superficie interessata della linea stessa.

Secondo questo principio, a partire dalla struttura dei *via* di contatto descritta poc'anzi, risulta evidente che gli impulsi generati dai due meandri presentano contributi differenti: nel meandro superiore il contributo di ogni singola linea è uniformemente distribuito, mentre per quello inferiore ogni singola linea vede il contributo dei *via* ricoperti dalla nube. Questo fa sì che il numero di contributi non sia più un continuo ma sia un numero finito. Di conseguenza, se per qualche ragione il contatto di un *via* dovesse risultare



Figura 3.15: Esempio di distorsione su matrice 6x8 e passo di 0.5 mm (3x4mm). I nodi della griglia tratteggiata rappresentano le coordinate teoriche della scansione in assenza di distorsioni.

inferiore agli altri, ne risentirebbe anche il suo contributo, distorcendo la forma dell'impulso e conseguentemente anche il calcolo del centroide. Questo rischio è particolarmente sentito per questo rivelatore anche perché la dimensione dei *via* risulta al limite dei processi produttivi di circuiti stampati. Per questo, prima di poter utilizzare le CDL è stato quindi necessario accertarsi che non fossero presenti distorsioni.

Tramite lo stage motorizzato sono stati acquisiti dei punti disposti a matrice con passo costante per ogni spostamento in modo da poter valutare eventuali aspetti non lineari. In Figura 3.15 è rappresentata un'immagine di un rivelatore che esibisce chiare distorsioni. Per quantificare più accuratamente queste distorsioni si è deciso di eseguire delle griglie su una superficie più estesa in modo da valutare effetti macroscopici.

In Figura 3.16 è rappresentata una griglia di dimensioni 25x25 mm con passi di un millimetro. Al fine di stimare la linearità, è stato calcolato il *plot-profile* per ciascun asse. La valutazione iniziale si basa sulla larghezza delle singole righe/colonne accumulate: in sistemi più lineari, le gaussiane mostrano una minore deviazione dal valore centrale, aumentando l'altezza del profilo; al contrario, deviazioni significative producono impulsi più larghi e bassi nel profilo. Attraverso questa prima analisi, sempre nella Figura 3.16, si nota che il profilo orizzontale presenta una media di altezza maggiore rispetto



Figura 3.16: Immagine di una griglia 25x25 mm a passi di un millimetro raccolta con l'apparato di misura a banco con *plot-profile* orizzontale e verticale.

a quello tracciato nella direzione opposta. Inoltre, nel secondo caso, sono evidenti picchi con altezze non uniformi, alcuni dei quali sono addirittura la metà rispetto ad altri picchi più alti. Questo sembra confermare l'ipotesi formulata in precedenza riguardo al ruolo critico svolto dai *via* di contatto. Questa prima analisi permette di fare una valutazione qualitativa della distribuzione di questi picchi. Per fornire però una valutazione più quantitativa e cercare di localizzare le regioni di maggior distorsione, in modo da poter fare eventuali ipotesi sulla loro origine, è stato sviluppato un metodo di analisi che permette di visualizzare le mappe bidimensionali che mostrano la deformazione subita in ogni punto.

Le mappe vengono calcolate separatamente per le due direzioni, quindi di seguito viene riportata la notazione per la sola X. Dalla griglia di n righe ed m colonne acquisita in precedenza, si identificano automaticamente i singoli nodi e si calcolano le coordinate dei massimi per ciascuno di essi, idealmente coincidenti con i centri, ottenendo così il vettore  $\overline{x}_{max}$  composto come:

$$\overline{x}_{max} = (x_{max,11}, x_{max,12}, \dots, x_{max,nm})$$
 (3.2.4)

dove  $x_{max,ij}$  rappresenta il massimo alla *i*-esima riga ed alla *j*-esima colonna. Si procede quindi al calcolo del vettore delle coordinate teoriche  $\hat{x}_{ij}$ di ogni nodo in base ai parametri della scansione (bin utilizzato, dimensione scansionata) e alla velocità di propagazione sulla traccia (non vengono considerati eventuali errori introdotti dallo stage motorizzato e dall'elettronica). Successivamente, per ciascun punto, vengono calcolati gli scostamenti  $s_{ij}$  da questi centri teorici:

$$s_{ij} = \hat{x}_{ij} - x_{max,ij}$$
 (3.2.5)

Su questi valori viene effettuato un *fit* utilizzando una curva cubica di *spline*. Questa tipologia di funzioni è comunemente utilizzata per ridurre eventuali strutture spigolose e/o periodiche, mantenendo allo stesso tempo le componenti a bassa frequenza [74]. Ciò è utile per individuare più facilmente le regioni macroscopiche con maggiore distorsione.

Università degli studi di Trieste - 2024

In particolare, la procedura di *fit* prevede di minimizzare la seguente funzione

$$\sum_{i=0}^{n-1} (s_{ij} - (f(x_{ij}))^2 + (1-p) \int_{x_0}^{x_{n-1}} (f''(x))^2 dx \qquad (3.2.6)$$

dove  $f(x_{ij})$  è la funzione di *fit*, f''(x) è la sua derivata seconda e p è il parametro che determina i pesi del contributo lineare (sommatoria) e della derivata seconda (integrale), ovvero permette di modificare la curvatura del *fit*. Tale parametro è stato empiricamente impostato a 0.0001. Allo stesso modo si esegue il *fit* lungo la direzione ortogonale alla precedente. Infine, i valori ottenuti dalla minimizzazione dell'Eq. 3.2.6 vengono interpolati in modo da ottenere una mappa con lo stesso numero di pixel dell'immagine originale. La procedura viene poi ripetuta con la griglia trasposta per ottenere la mappa di scostamenti per la Y.

Nella Figura 3.17 sono mostrati alcuni esempi di mappe generate utilizzando questo metodo: una relativa ad un rivelatore considerato funzionante e l'altra relativa ad un modello difettoso. Nei pannelli a), b), d) ed e) sono riportate le deformazioni lungo l'asse X (a, d) e lungo l'asse Y (b, e), mentre nei pannelli all'estrema destra è riportato il modulo dell'ampiezza di tale deviazione, ottenuta a partire dalle deformazioni lungo gli assi (radice dei quadrati dei contributi). Per comparare gli spostamenti i grafici della distorsione condividono la scala di intensità

Nella prima CDL, osserviamo che il pannello c) mostra un gradiente da sinistra a destra. Questo si manifesta con un'inclinazione costante delle linee orizzontali di circa ~  $0.30^{\circ}$ , il quale potrebbe essere il risultato di diversi contributi. Innanzitutto, l'accuratezza dell'elettronica di misura, comprendente sia THR08 che CDL, può apportare un contributo significativo. Altri fattori potrebbero derivare dalla fase di scansione, con possibili effetti di backlash e lievi disallineamenti degli assi di scansione (tra di loro e rispetto alle tracce della CDL). Infine, un lieve contributo potrebbe derivare dalla fase di pressatura degli strati del circuito stampato. Oltre a questo gradiente, la risposta del detector risulta pressoché uniforme e lineare, limitandosi a valori bassi di distorsione, soprattutto nella zona centrale dove non sono presenti imprecisioni dell'interpolazione causate dagli effetti di bordo.

Per le misure eseguite sulla CDL riportate nei pannelli inferiori si osservano



Figura 3.17: a), b), c) mappe di distorsione raccolte su un rivelatore funzionante; d), e), f), mappe di distorsione raccolte su un rivelatore non funzionante. Per maggiori dettagli fare riferimento al testo.

invece delle distorsioni significative anche nelle zone centrali. Ancora una volta sono presenti distorsioni maggiori nel pannello relativo alla Y. Confrontando poi i pannelli c) ed f) si osserva che l'area di questi fenomeni è molto più localizzata e soprattutto l'ampiezza è molto più severa. Per questo motivo, a differenza delle misure dei pannelli superiori si può affermare che il contributo più significativo di tale deformazione è dato da imperfezioni del rivelatore stesso. A causa della severità di questa deformazione, soprattutto in zone cruciali, il rivelatore in questione non è risultato adeguato ad applicazioni di *imaging*.

Le mappe illustrate sono ottenute grazie a semplici funzioni di *fit* ed interpolazione in quanto queste consentono di ottenere una buona stima della linearità del detector anche con un numero di punti ridotto. Tuttavia, per il teorema di Shannon-Nyquist, per essere in grado di ricostruire con esattezza la risposta del rivelatore è necessario eseguire un campionamento molto più fitto dell'area del rivelatore. Supponendo infatti che le distorsioni siano effettivamente originate dal cattivo contatto di alcuni *via* con la traccia



Figura 3.18: (a) Immagine di una griglia ottenuta con l'apparato di misura a banco. (b) Immagine della griglia a seguito della calibrazione.

inferiore, la massima frequenza spaziale con cui si possono verificare delle distorsioni è pari a due volte l'inverso della distanza interasse tra i *via* stessi e di conseguenza il campionamento deve prevedere almeno due punti per *via*.

Sfruttando l'interpolazione con seni cardinali è possibile ottenere delle mappe di calibrazione da utilizzare come matrici di trasformazione per correggere eventuali non linearità. Nel caso in cui un pixel subisca uno spostamento non intero lungo una o entrambe le coordinate, il numero di conteggi di quel pixel viene ridistribuito proporzionalmente a cavallo dei due nuovi pixel. In Figura 3.18 è mostrato un esempio di questo processo su una piccola area della CDL. Nell'immagine di sinistra si osserva che i punti della griglia, in particolare le linee orizzontali, non seguono linee rette. A seguito della rimappatura, tuttavia, si ottiene l'immagine di destra, dove i contributi sono più rettilinei.

Utilizzando le stesse mappe è teoricamente possibile applicare la calibrazione ad altre immagini prese con lo stesso rivelatore. Sebbene tale calibrazione permetta di ottenere immagini meno distorte, questa non viene attualmente utilizzata per diversi motivi. Innanzitutto, eseguire una misura su ciascun *via*, il cui numero scala con il quadrato delle dimensioni del rivelatore ( $\sim$ 5000 *via* nella configurazione standard 46x46mm), richiede tempo sia per l'acqui-
#### Misure risolte in tempo

sizione sia per il calcolo stesso della mappa e per questo risulta impraticabile. Inoltre, come citato, la mappa è calcolata a partire da particolari condizioni, sia per quanto riguarda il setup di misura a banco, sia per i parametri di acquisizione del THR08 (dimensione, bin, canali utilizzati). Soprattutto questi ultimi possono variare da esperimento a esperimento, comportando l'inadeguatezza di una certa mappa nel caso in cui questa non venisse elaborata opportunamente a priori. Infatti, per alcuni rivelatori sono state osservate deformazioni tali da ottenere artefatti anche a seguito della trasformazione. Per questo, al momento si è deciso di non approfondire ulteriormente questo aspetto e di utilizzare solamente il metodo basato sulla semplice interpolazione per valutare se un rivelatore rispetta determinate specifiche e cercare di migliorare il processo di fabbricazione dei rivelatori.

Sempre grazie allo stesso setup è stato possibile verificare la precisione del sistema analizzando la distribuzione della differenza dei tempi di arrivo di alcuni segnali. Anche se, come vedremo a breve, il secondo setup sia più adatto a fornire una stima dell'interferenza dei vari canali (soprattutto in base al tempo di arrivo), queste misure ci hanno permesso di ottenere una prima caratterizzazione e trovare alcuni aspetti critici, la risoluzione dei quali ha portato ad un aumento della precisione temporale di ciascun canale.

In Figura 3.19 sono riportati i valori della deviazione standard calcolata su più misure della differenza temporale di arrivo su tutte le possibili coppie di canali del THR08. Dal grafico si osserva che il valore medio dei canali 2 e 6 è più elevato rispetto agli altri canali. A fronte di ulteriori indagini si è osservato che le prestazioni di un canale sono fortemente influenzate dalla temperatura dei componenti e, a conferma di questo, in Figura 3.20 si osserva che sulla scheda sono presenti dei canali posizionati in prossimità dei regolatori di tensione della scheda. A causa di ciò e di una cattiva dissipazione termica, il calore generato da questi ASIC ha peggiorato significativamente le prestazioni di questi canali, facendo aumentare la deviazione standard di un fattore 4. Infatti, nel nostro caso questi canali sono esattamente i canali 2 e 6.



Figura 3.19: Grafico della deviazione standard dei segnali ottenuti da coppie di canali dei CFD.



Figura 3.20: Immagine della scheda di CFD a quattro canali presa con la termocamera dove si identificano i componenti critici.

Per risolvere questo problema è stato necessario migliorare la dissipazione termica dei componenti critici tramite il posizionamento di spugne termiche ad alto assorbimento di calore per mettere in contatto il circuito stampato con il cestello. Ciò ha permesso di ottenere prestazioni equiparabili su tutti i canali.



Figura 3.21: a) Rappresentazione schematica del *setup* di misura con camera da vuoto e matrice di LED UVB. b) Fotografia della matrice di LED.

#### 3.2.3.2 Setup di misura con lampada UV e camera da vuoto

Il secondo *setup*, rappresentato in Figura 3.21, è stato progettato per valutare la qualità generale delle immagini (i.e. uniformità di illuminazione, effetti di bordo, artefatti dovuti al cross-talk, etc.) prodotte dall'intera catena di acquisizione, dall'MCP al TDC. I segnali vengono generati a partire da un *array* di LED UVB (280 nm) che produce un'illuminazione uniforme su tutto l'MCP e che permette di variare il numero di conteggi rilevati modificando la corrente sui LED, e di conseguenza l'intensità di illuminazione. Inoltre, ciascun LED è pilotato individualmente da una logica programmabile (CPLD) consentendo in tal modo di generare pattern di illuminazione e di testare gli aspetti di risoluzione in tempo grazie ad un segnale esterno, utilizzabile come *gate*. Infine, tramite l'interposizione di una maschera tra la sorgente di illuminazione e gli MCP è possibile ottenere altri tipi di misure, ad esempio, una misura della risoluzione spaziale dell'intero sistema (ad esempio con maschere standard come USAF 1951 [75]).

Uno dei principali aspetti che è possibile verificare grazie a questo *setup* è l'uniformità di illuminazione dell'MCP. In particolare, in Figura 3.22 si possono osservare le principali strutture introdotte da questo dispositivo: ad eccezione dei bordi, dove ci si attende un numero leggermente minore di conteggi, si notano zone dove vengono registrati pochi o addirittura zero



Figura 3.22: Immagine ottenuta con il *setup* di misura con camera da vuoto. La scala in falsi colori rappresenta il numero di conteggi.

conteggi. Queste corrispondono a regioni dove l'emissione di elettroni secondari è ridotta a causa del cosiddetto *electron scrubbing* [76], ovvero l'effetto di usura sulle pareti dei canali dell'MCP ad opera degli elettroni accelerati.

Oltre alle strutture introdotte dagli MCP è possibile che si verifichino artefatti anche a causa dell'elettronica. Durante il periodo di tesi era infatti già stato osservato che i GPX2 producono interessanti artefatti di quantizzazione quando si verificano due eventi all'interno della stessa finestra *coarse*. Tuttavia, i GPX2 non sono gli unici elementi sensibili all'arrivo di più eventi ravvicinati. In Figura 3.23, infatti, è riportato un esempio di questi artefatti introdotti dai discriminatori che si manifestano come linee orizzontali, verticali ed anche diagonali (per osservare meglio tali artefatti, anche nella versione cartacea, vengono mostrati anche i *plot-profile*). Tali linee vengono generate a causa di interferenze presenti a livello di PCB. Infatti, questa immagine è stata ottenuta utilizzando il circuito di CFD mostrato in precedenza, che su una scheda ospita quattro canali di discriminazione, ciascuno dei quali condivide le tracce relative all'alimentazione.

Università degli studi di Trieste - 2024



Figura 3.23: Immagine che raffigura la presenza di artefatti sotto forma di linee rette orizzontali, verticali e diagonali con relativi *plot-profile*.

Dopo uno studio accurato del problema è risultato che esso è causato dall'incremento di consumo di potenza da parte dei componenti del CFD in corrispondenza dell'arrivo di un impulso. La direzione di queste linee inoltre è spiegata dalla particolare correlazione temporale dei canali che le generano. Ad esempio, lungo una linea verticale, ovvero ad una determinata coordinata X, il tempo di arrivo agli estremi del meandro superiore sarà costante. Quindi tutti gli artefatti verticali mostrano l'effetto del CFD quando due segnali arrivano ai canali della x all'interno di un certo intervallo temporale. Parimenti, le linee orizzontali hanno origine dai canali collegati al solo meandro inferiore, mentre le diagonali riporteranno il contributo di un canale X ed uno di Y.

Al fine di impedire che due segnali generati da un evento arrivino alla scheda contemporaneamente sono stati introdotti dei ritardi calibrati a monte di ciascun canale del CFD. Il valore di questi ritardi deve essere maggiore o uguale al tempo di propagazione delle linee di CDL e quindi sono dell'ordine delle decine di nanosecondi. In seguito all'introduzione di questi è stato possibile confermare il contributo dell'interferenza. Infine, è comunque stato necessario progettare una nuova versione della scheda di digitalizzazione, accertandosi che ciascun canale fosse completamente indipendente dagli altri. Sempre tramite questo secondo *setup* è anche possibile testare le funzionalità di risoluzione temporale del THR08: come è stato anticipato, la matrice di LED presenta la possibilità di utilizzare un segnale generato da uno strumento esterno come *qate* dalla temporizzazione nota (ad esempio un'onda quadra con un certo duty-cycle) per l'accensione e lo spegnimento. Utilizzando poi gli algoritmi di elaborazione implementati sull'FPGA è possibile ottenere il tempo di arrivo dei diversi eventi, e ricostruire il segnale esterno. Per testare il sistema, il gate è costituito da un'onda quadra alla frequenza di 1 MHz. Grazie al software di test del THR08 è possibile raccogliere un istogramma degli eventi in base al loro tempo di arrivo sul detector. Successivamente è possibile definire degli intervalli temporali che suddividono l'istogramma in più parti, chiamate Region of Interest (ROI). A partire dalla suddivisione è possibile ottenere altrettante immagini, ciascuna associata ad una determinata ROI, che mostra tutti e soli gli eventi che si verificano all'interno di un determinato intervallo temporale.



Figura 3.24: Istogramma sui tempi di arrivo sul quale sono definite cinque ROI con le relative immagini.

Nella Figura 3.24 è raffigurato un primo esempio di questo *imaging* risolto in tempo reso possibile dal THR08, rappresentato dall'istogramma dei tempi di arrivo degli eventi, tipicamente ottenibile da queste misure. In particolare, l'istogramma in figura mostra cinque zone topologicamente distinte (plateau, picchi e code) che vengono utilizzate per una suddivisione temporale, generando altrettante ROI/immagini. Ogni immagine rappresenta la posizione (X, Y) degli eventi verificatisi in un intervallo temporale specifico. In questo caso si nota che le immagini sono state prese ponendo una maschera a monte dell'MCP.

Il numero di conteggi sull'istogramma indica la frequenza degli eventi verificatisi in un certo istante a partire da un segnale di start, ottenuto dallo stesso segnale di *gate*, offrendo un'indicazione sull'illuminazione prodotta dalla matrice di LED in quel momento. Sorprendentemente, l'illuminazione non segue un'onda quadra, ma mostra un andamento più complesso, diverso da quanto immaginato.

In Figura 3.25 viene riportato il confronto tra l'istogramma temporale ri-



Figura 3.25: Confronto tra il segnale misurato con l'oscilloscopio sul pin di *gate* del BSS138 e l'istogramma registrato con il THR08.

costruito grazie al THR08 ed il segnale di controllo misurato tramite un oscilloscopio in corrispondenza del pin di *gate* di un transistor MOSFET *enhancement* canale N (BSS138 [77]) utilizzato per pilotare un LED. Il segnale in rosso rappresenta la tensione sul *gate*, mentre il segnale in nero rappresenta l'istogramma dei tempi di arrivo, al quale corrisponde la luminosità del LED. Si osserva subito che la luminosità cresce lentamente nel semiperiodo alto del segnale di controllo e che gli istanti di maggior illuminazione corrispondono alle oscillazioni di *ringing* del *falling-edge* del segnale. Durante queste è possibile che si verifichi un picco di tensione ai capi del FET, e che questo forzi una corrente maggiore attraverso i LED, spiegando così l'aumento di luminosità.

Benché la misura della dinamica di LED commerciali non sia esattamente un tema di interesse a livello scientifico, queste misure mostrano l'efficacia di questa tecnica nel fornire informazioni sulla particolare dinamica di alcuni fenomeni. In particolare, grazie alle ROI è possibile osservare la stessa dinamica anche come una successione di immagini descritte su intervalli di tempo con la risoluzione del picosecondo.

Università degli studi di Trieste - 2024

Inoltre, data l'importanza di questa tecnica, i *setup* che abbiamo descritto sono risultati fondamentali poiché hanno permesso di condurre una serie di test mirati per una completa caratterizzazione del THR08. Grazie a questi test sono stati trovati e risolti diversi aspetti critici dello strumento, difficilmente indagabili altrimenti. Ancora una volta abbiamo apprezzato il fatto che il miglioramento delle prestazioni di uno strumento sono conseguibili solamente attraverso un preciso lavoro di ottimizzazione di ogni singolo elemento che lo costituisce. Questa analisi ha permesso di uniformare le misure di ciascun canale del TDC e di raggiungere prestazioni allo stato dell'arte.

#### 3.3 Misure di coincidenza

Dal momento che l'informazione temporale è ricavata a partire dai quattro eventi generati dalla CDL, in linea di principio la tecnica appena descritta può funzionare anche senza l'utilizzo di canali aggiuntivi (com'era per il THR02). Tuttavia, come appena illustrato, sfruttando un canale aggiuntivo come segnale di start è possibile sincronizzare la misura con altri strumenti (nel caso precedente con la matrice di LED) ed avvalersi dell'elaborazione su FPGA per semplificare l'analisi dei dati. Grazie ai canali aggiuntivi e alla potenza di calcolo dello strumento è possibile combinare più tipologie di misure. Ad esempio, sarebbe possibile unire la tecnica di *pump-probe* con la tecnica di *imaging* risolto in tempo, lasciando comunque tre canali disponibili per la misura di altri segnali. Va sottolineato che lo strumento non dispone di algoritmi specifici per ogni configurazione di misura possibile, ma è dotato di algoritmi che consentono un adattamento a diversi scenari.

Le misure di coincidenza menzionate precedentemente spesso coinvolgono setup complessi che combinano diverse tecniche. Per poter correlare le informazioni date dalle diverse tecniche, ciascuna di esse si basa sempre sulla misura indiretta di varie grandezze, tutte derivate dalla misurazione del tempo. Il THR08 è stato realizzato per poter far fronte ad apparati sperimentali del genere. Infatti, durante il periodo di ricerca di questi anni è stato utilizzato anche per esperimenti di coincidenza [78, 79]. Le complesse configurazioni sperimentali delle misure di coincidenza spesso portano ad un'elaborazione dei dati altrettanto complessa, richiedendo una concettualizzazione e un'interpretazione dei risultati che possono essere altamente sofisticate. Inoltre, i fenomeni indagati da questi esperimenti spesso richiedono conoscenze assai approfondite di chimica, fotonica ed altre discipline che vanno oltre gli scopi che questo elaborato si prefigge di mostrare. Per questo la loro trattazione verrà omessa. Invece, verrà riportata una breve descrizione del *setup* di misura e del ruolo del THR08 al loro interno.

Entrambi gli esperimenti condotti durante questo periodo sono stati svolti sulla linea Gas Phase [80] di Elettra Sincrotrone Trieste e sono incentrati sulla ricerca di pattern di dissociazione di alcune particolari molecole (idrocarburi nitro aromatici policiclici) in seguito all'irradiamento con luce a bassa energia (20-36 eV)[78]. Per poter ricostruire i prodotti della foto-dissociazione si fa uso di una particolare apparato composto da due rivelatori disposti in direzione diametralmente opposte l'uno rispetto all'altro: un rivelatore per Velocity Map Imaging (VMI) e un rivelatore TOF. Grazie a questi due strumenti è possibile ottenere informazioni sia sugli ioni di dissociazione, sia sugli elettroni foto-emessi e per questo tali misure rappresentano un tipico esempio di misure di coincidenza tra foto-elettroni e foto-ioni (Photoelectron Photoion Coincidence, PEPICO). Il rivelatore VMI è uno strumento in grado di misurare la velocità delle particelle rivelate (e quindi la loro energia cinetica) a partire dalla posizione rivelata su un detector, utilizzando una configurazione non più ad anodi incrociati, bensì a cerchi concentrici [81]. Il TOF invece viene utilizzato per misurare il tempo di volo (e quindi il rapporto massa/carica) di particelle cariche. Le molecole da analizzare vengono inserite in fase gassosa all'interno di una camera da vuoto nella quale vengono irradiate così da provocarne la dissociazione. La stessa camera è dotata di elettrodi che accelerano gli ioni e gli elettroni così prodotti in due direzioni opposte verso VMI e TOF. Scegliendo la polarità sugli elettrodi è possibile indirizzare gli ioni verso l'uno o l'altro rivelatore, permettendo in tal modo di alternare tra due possibili misure.

La prima di queste consente di accelerare gli ioni sul VMI, in modo da studiare la distribuzione dell'energia cinetica degli ioni dissociati. Questa misura non rappresenta di per sé una misura di coincidenza ma può tornare utile per un confronto. Per la seconda possibile misura, gli ioni vengono accelerati verso il TOF, mentre gli elettroni verso il VMI. In questo modo è possibile



Figura 3.26: Schema semplificato delle connessioni per un apparato sperimentale PEPICO [6].

misurare l'energia cinetica degli elettroni, la quale, assieme all'energia della radiazione di sincrotrone, consente di calcolare l'energia di legame di uno ione, nota anche come *binding energy*.

Come menzionato, questa rappresenta una misura di coincidenza tra ioni ed elettroni. Per calcolare la coincidenza tra queste particelle vengono utilizzati i tempi di arrivo sui rispettivi rivelatori. Nei suddetti esperimenti, ad esempio, grazie alle misure degli ioni sul VMI è possibile stimare il tempo che questi possono impiegare per attraversare il TOF. Sfruttando poi queste stime è infine possibile determinare un intervallo temporale in cui uno ione può essere associato ad un elettrone. Nel nostro caso questo intervallo è stato stimato essere di circa 9 us dall'arrivo dell'elettrone sulla CDL. L'apparato appena descritto rappresenta solamente una delle possibili configurazioni per questo tipo di misure [82, 83]. In Figura 3.26 sono rappresentate le connessioni di un altro *setup* PEPICO dove si osserva che, oltre ai segnali degli elettroni e degli ioni, all'elettronica di temporizzazione sono connessi anche due segnali aggiuntivi, collegati agli impulsi di alta tensione applicati agli elettrodi. Così facendo è possibile diminuire il rumore di misura dovuto al calcolo errato di coincidenze elettrone-ione.

Grazie al suo elevato numero di canali, il THR08 è in grado di registrare tutti gli eventi necessari per le misure di coincidenza in maniera sincronizzata, senza dover ricorrere a più TDC ed incorrere nel problema di sincronizzarli tra loro. Oltre a ciò, per ogni esperimento è stato sufficiente elaborare nuovi codici per far fronte alle diversissime esigenze sperimentali, senza modificare alcunché a livello *hardware*.

### Capitolo 4

## Apparati innovativi

Gli apparati sperimentali che si avvalgono delle misure risolte in tempo sono in continua evoluzione. Grazie a ciò è possibile sfruttare tecniche più potenti e sofisticate, in grado di fornire una maggiore comprensione dei fenomeni studiati e risultati di migliore qualità. Le tecniche discusse fino ad ora sono state esposte in ordine di innovazione e complessità crescenti. Durante l'attività di dottorato sono stati presi in esame anche *setup* di misura meno diffusi ma di grande interesse per le possibilità che possono offrire.

In particolare, nelle pagine seguenti di questo capitolo verranno descritti due apparati sperimentali, sempre basati su CDL, che presentano diversi aspetti del tutto originali. Il primo è un apparato di *imaging* di particelle che consente una transizione rapida da un rivelatore di *imaging* risolto in tempo, come quelli appena visti, ad uno basato invece sull'integrazione di carica, come ad esempio un *Charge-Coupled Device* (CCD). Il secondo apparecchio invece è incentrato sullo sviluppo di rivelatori 3D in grado di misurare fotoni ad alte energie, come raggi x duri e raggi gamma. Considerando che l'efficienza degli MCP cala drasticamente per frequenze elevate, è necessario utilizzare altri tipi dispositivi per convertire i fotoni in segnali elettronici misurabili da CDL. Più in particolare, la strada che si è incominciato ad esplorare è quella dei rivelatori allo stato solido basati su semiconduttori composti del gruppo III-V.

#### 4.1 Apparato di imaging flessibile

Negli esperimenti che richiedono la rivelazione di particelle cariche e la misura della loro energia, la codifica delle grandezze di interesse può essere di diversi tipi: due esempi di questo sono apprezzabili nell'esperimento appena descritto, dove il VMI codifica la velocità delle particelle tramite la posizione di impatto, mentre il TOF ricava l'energia cinetica dalla misura del tempo di volo. I rivelatori basati su MCP e CDL, discussi fino ad ora, rappresentano un approccio ibrido e per questo permettono di trovare un compromesso tra queste due codifiche, fornendo sia la posizione di impatto, sia il tempo. Sebbene il principio di funzionamento di questi rivelatori possa risultare concettualmente più complicato rispetto ad un normale approccio basato su sensori a pixel, essi presentano diverse caratteristiche che li rendono una valida alternativa nel contesto di certi esperimenti.

Come abbiamo visto nello stesso esperimento, l'informazione temporale, registrata per ogni evento con la precisione di poche decine di picosecondi, consente di correlare segnali di diversa natura, dando origine a tecniche con un maggior potere introspettivo (*pump-probe*, PEPICO, ecc.). Inoltre, la fabbricazione dei rivelatori CDL è più semplice dello sviluppo di CMOS o CCD sensibili a singoli elettroni o raggi X. Anche dal punto di vista dei circuiti di lettura, questo approccio risulta vantaggioso in quanto prevede l'utilizzo di solamente quattro terminali per tutta l'area del rivelatore (anche se il calcolo della posizione poi richiede un'elettronica di elaborazione), al posto di circuiti di amplificazione e lettura separati per ciascuna colonna e/o per ciascun pixel.

La capacità di distinguere singole particelle consente misure altamente specializzate, ma impone anche un limite al massimo numero di eventi che il rivelatore può gestire. Per l'appunto, oltre al *deadtime* dell'MCP menzionato in precedenza, è importante notare che anche le CDL non sono in grado di distinguere eventi coincidenti, a meno che questi siano in numero ridotto e a patto che vengano impiegate tecniche sofisticate di lettura [84]. Inoltre, negli esperimenti ad alto flusso in cui il numero di eventi coincidenti supera la decina, l'elaborazione singola di tali eventi tramite queste tecniche risulta impossibile ed è necessario ricorrere ai più comuni approcci basati

#### $Apparati\ innovativi$

sull'integrazione della carica, come ad esempio le videocamere CCD o sensori CMOS.

L'integrazione dei dispositivi di *imaging* standard all'interno dei *setup* di misura che impiegano MCP avviene spesso mediante l'uso di schermi rivestiti di materiali fosforescenti, chiamati *image intensifier* o *image screen*, i quali si illuminano all'arrivo della nube elettronica prodotta dall'MCP. Una CCD è posizionata dietro questi schermi per registrare i punti luminosi generati dalle particelle. Sebbene questa tecnica permetta di acquisire immagini anche in condizioni di flussi elevati, essa presenta limitazioni in altri contesti. A causa degli elevati tempi di lettura dei pixel e di decadimento della fosforescenza, questo sistema risulta inappropriato per misure risolte in tempo. Inoltre, anche l'aspetto di lettura della singola particella viene meno: non solo perché questi dispositivi lavorano in integrazione di carica, bensì anche in quanto la distribuzione dell'ampiezza degli impulsi prodotta da un MCP può variare significativamente, e questo comporta un'illuminazione del fosforo non esattamente proporzionale al numero di impulsi registrati.

Entrambi i sistemi discussi presentano quindi caratteristiche ideali per investigare determinati aspetti dei fenomeni sotto esame e per questo, molte volte sarebbe assai utile sfruttarli entrambi. Tuttavia, il passaggio dal *setup* basato sulla videocamera a quello che impiega le linee di ritardo, e viceversa, non è immediato. Gli MCP sono tipicamente installati in condizioni di ultra-alto vuoto ( $< 10^{-10}$  mbar), il che implica che, per effettuare il cambio da un *setup* all'altro, è necessario aprire la camera da vuoto. Questa operazione non solo richiede un tempo considerevole (anche alcuni giorni), sottraendo risorse preziose all'esperimento in corso, ma spesso è anche incompatibile con le condizioni sperimentali (deterioramento del campione in esame, impossibilità di analizzare con precisione le medesime strutture, etc.). In aggiunta a tutto ciò, anche gli ingombri meccanici non sono studiati per ospitare entrambe le soluzioni.

Con la consapevolezza dei potenziali vantaggi introdotti da un *setup* di misura flessibile, all'interno del laboratorio strumentazione e detectors è stato ideato, realizzato e successivamente brevettato [85] un apparato sperimentale innovativo che consente di passare dalle misure *time-resolved* a misure con CCD senza dover rompere il vuoto. Durante la campagna di misure per la caratterizzazione del THR08 è stato anche testato questo apparato in grado di rivoluzionare le misure di imaging risolto in tempo.

La strategia utilizzata per fare in modo che i due sistemi siano compatibili è stata quella di trovare un elemento del *setup* che potesse essere utilizzato da entrambe le tecniche. L'elemento di "snodo" in questione è rappresentato da una finestra trasparente in quarzo posta in prossimità dell'MCP e utilizzata per chiudere la camera da vuoto. Grazie ad un particolare *coating* di materiali luminescenti e resistivi sul lato rivolto verso l'interno della camera è possibile sfruttare tale finestra sia come schermo fosforescente per il sistema basato su CCD, sia come anodo resistivo per la CDL.

Di norma gli schermi fosforescenti sono materiali dielettrici dallo spessore di alcune decine di micron e vengono ricoperti da sottili strati di conduttori (e.g. alluminio) [86] che presentano basse resistività superficiali e così da liberarsi rapidamente delle cariche provenienti dagli MCP. Ciò impedisce di utilizzare tali schermi con il sistema basato su CDL che invece richiede che il segnale permanga sull'anodo per tempi più prolungati. Tramite deposizioni controllate di un film resistivo di germanio in sostituzione allo strato conduttore, tuttavia, è possibile aumentare la resistività superficiale fino a raggiungere valori di diverse centinaia di  $k\Omega/\Box$  (fino a circa 1 M $\Omega/\Box$ ), mantenendo comunque le proprietà di fosforescenza. Apportando piccole modifiche al *setup* di misura che fa uso della matrice di LED UV, sono state condotte delle prime misure con tale sistema. In Figura 4.1 è riportata un'illustrazione dell'apparato flessibile.

Per questo, i rivestimenti sulla finestra costituiscono un elemento cruciale per il funzionamento dell'apparato. I materiali in grado di produrre luce in seguito all'impatto di elettroni si distinguono in base a diverse caratteristiche come, ad esempio, la durata della fluorescenza, la quale può andare dalle decine di nanosecondi a centinaia di millisecondi, e l'efficienza di conversione. Inoltre, lo spessore di questi determina la risoluzione spaziale dello schermo. Anche il processo di deposizione del germanio gioca un ruolo fondamentale in quanto il suo spessore determina la resistività superficiale e, come vedremo a breve, può essere responsabile di artefatti di illuminazione nel caso di rivestimenti non uniformi. Infine, anche lo spessore del vetro e la sua distanza dal MCP sono fattori determinanti nel calcolo della risoluzione



Figura 4.1: Schema dell'apparato flessibile nel caso di misura con CDL (a) e con CCD (b).

spaziale del sistema CDL (si ricorda che tale misura si basa sul calcolo del centroide).

Dal momento che il funzionamento dell'MCP non viene modificato dalla presenza di questa finestra, la tensione ai suoi capi rimane invariata ( $\sim 1500$ V) per entrambi gli utilizzi. Viceversa, le tensioni di polarizzazione dello schermo differiscono significativamente a seconda della tecnica che si vuole adottare: nel caso in cui venga utilizzata la CDL, tensioni eccessive possono generare artefatti a causa degli effetti di bordo del campo elettrico tra lo schermo e la CDL stessa, e per questo si opera attorno a qualche centinaio di Volt; invece, per la seconda tecnica è preferibile applicare diversi kV. Questo è necessario dal momento che il numero di fotoni generati è proporzionale all'energia cinetica degli elettroni, e per questo è necessario accelerarli prima che essi entrino in contatto con il rivestimento. In Figura 4.2 sono rappresentate due immagini ottenute da questo setup ibrido tramite CDL (a) e CCD (b). La maschera viene posizionata tra la matrice di LED UV e l'MCP, in prossimità di quest'ultimo in modo tale da rimuovere artefatti di parallasse, ed è realizzata a partire da una sottile lamina di rame per evitare fenomeni di diffrazione.

Per queste misure è stato utilizzato un primo prototipo del sistema e per questo entrambe le immagini presentano diversi artefatti. Nell'immagine

Università degli studi di Trieste - 2024



Figura 4.2: Confronto delle immagini raccolte grazie all'apparato di misura ibrido. In (a) l'immagine ottenuta con il metodo CDL, in (b) quella ottenuta grazie alla CCD.

ottenuta grazie alla CDL si osserva che l'illuminazione risulta uniforme su tutta l'area, tuttavia, sono presenti delle distorsioni causate dall'utilizzo di una CDL problematica (tali misure risalgono a un periodo precedente alle mappe di calibrazione). Inoltre, un'ulteriore distorsione è introdotta a causa degli effetti di bordo del campo elettrico chiaramente visibili nei punti periferici dell'immagine in (a) e non in (b).

La CCD utilizzata è una Basler [87]. L'immagine generata grazie a questa presenta anch'essa diversi artefatti. Sebbene in essa la linearità sia preservata, si possono osservare zone di elevata intensità luminosa anche al di fuori della maschera. Questi punti luminosi sono causati da imperfezioni nel deposito di germanio. Infine, si può vedere che le zone dove la maschera presenta fori più grandi, ad esempio nelle lettere e nella croce, la luminosità è molto più pronunciata rispetto ai punti equispaziati. In questo caso è necessario ricorrere a delle elaborazioni a posteriori di *High Dynamic Resolution* (HDR).

È importante sottolineare che l'immagine mostrata non rappresenta accuratamente la tipologia di misure effettivamente eseguite con questo sistema, poiché è raro ottenere illuminazioni così disomogenee in situazioni sperimentali reali. Tuttavia, questa comparazione ha permesso di caratterizzare il sistema e individuare eventuali aspetti migliorabili, come l'uniformità del *coating* o la scelta della maschera da utilizzare. Inoltre, è stato dimostrato che questo apparato flessibile è funzionale e in grado di produrre immagini utilizzando due diverse tecniche senza la necessità di aprire la camera da vuoto.

# 4.2 Rivelatori allo stato solido per raggi X e raggi gamma

Uno dei fronti aperti e molto sentiti nell'ambito della ricerca di rivelatori di particelle risiede nello sviluppo di strumentazione per la misurazione efficiente di particelle alle alte energie. Questo ha riscontri in diversi settori oltre alla fisica sperimentale, tra cui la medicina nucleare di diagnostica, ad esempio nella PET [88, 89], e l'astrofisica, con la rivelazione di singole particelle altamente energetiche [90, 91]. Come detto, l'efficienza di conversione da fotone a elettroni degli MCP cala rapidamente con il diminuire della lunghezza d'onda incidente [92]. Per questo non risulta possibile seguire lo stesso paradigma sfruttato per elettroni e ioni ma è necessario trovare nuovi dispositivi in grado di rivelare efficientemente i fotoni in questa regione dello spettro.

Anche in tale contesto è proficuo registrare non solo l'informazione spaziale, ma anche quella temporale per consentire la correlazione di molteplici eventi. Per esempio, nella PET, i raggi gamma vengono generati a coppie a seguito dell'annichilazione di un positrone con un elettrone e i due fotoni si propagano in direzioni opposte. Questa conoscenza consente di utilizzare la coincidenza degli eventi non solo per confermare la natura delle particelle gamma e calcolare la direzione lungo cui si muovono, ma anche, con una risoluzione temporale sufficientemente elevata, per calcolare il baricentro dell'origine degli eventi.

Tra le varie soluzioni attualmente in esplorazione, quella studiata in sede di dottorato consiste nell'utilizzo di dispositivi allo stato solido realizzati tramite semiconduttori composti del III-V gruppo per la sostituzione del MCP. Questi possiedono caratteristiche che li rendono più efficienti come, ad esempio, la maggiore mobilità degli elettroni, la gap diretta ed il numero atomico più elevato, il quale si traduce in un maggiore assorbimento ad alte energie rispetto ai classici dispositivi in silicio. Un possibile esemplare di questi è l'arseniuro di gallio (GaAs). La scelta di questo particolare composto è dovuta alla collaborazione del Laboratorio Strumentazione e Detectors con un laboratorio all'interno dell'Istituto Officina dei Materiali, facente parte del Consiglio Nazionale delle Ricerce (CNR IOM), che ha sede nel comprensorio dell'area di ricerca e da molto tempo si occupa della fabbricazione di dispositivi su wafer in GaAs.

Nonostante il GaAs presenti un maggiore assorbimento a parità di spessore, il segnale generato da semplici fotodiodi è generalmente molto basso e di conseguenza è possibile misurarlo solamente dopo che questo è stato amplificato opportunamente. Tuttavia, l'introduzione di circuiti di *Charge-Sensitive Amplifier* (CSA) o amplificatori *low-noise* è incompatibile con le tecniche di ricostruzione delle coordinate temporali e spaziali descritte in precedenza in quanto tali circuiti andrebbero posizionati tra i fotodiodi e le CDL, compromettendo il calcolo del centroide. Per ovviare a questo problema è quindi necessario implementare meccanismi di moltiplicazione della carica nei dispositivi stessi, come avveniva per gli MCP. A seguito di un'attenta ingegnerizzazione della *bandgap* tramite drogaggi calibrati, è possibile realizzare una particolare struttura che consente di accelerare i portatori fotogenerati, i quali sono responsabili della generazione di altri portatori per ionizzazione ad impatto, instaurando così un processo a valanga.

In particolare, i dispositivi studiati sono i Separate Absorption and Multiplication Avalanche Photodiodes (SAM-APDs), ovvero dispositivi dove l'assorbimento dei fotoni e il processo moltiplicativo avvengono in due zone ben distinte del dispositivo stesso (il motivo di ciò verrà spiegato in seguito). Oltre a questi, esistono altre famiglie di rivelatori allo stato solido che si basano sul processo di moltiplicazione a valanga, come i più noti Low Gain Avalanche Detectors (LGAD)[93] ed i Single Photon Avalanche Diodes (SPAD) [94]. Tuttavia, i SAM-APD presentano diverse caratteristiche che li rendono ideali per applicazioni di rivelazione 3D e non solo [95, 96, 97]. In particola-

#### $Apparati\ innovativi$

re, il guadagno che è possibile ottenere grazie a questi dispositivi è maggiore rispetto agli LGAD, facilitando la lettura dei segnali in uscita da parte dei circuiti successivi. Inoltre, come verrà spiegato a breve, la particolare struttura dei SAM-APD favorisce il processo moltiplicativo degli elettroni ma non delle lacune, permettendo di mantenere il dispositivo in condizioni operative anche dopo la rivelazione di una particella, a differenza degli SPAD. Quest'ultimi, infatti, operano a polarizzazioni ben oltre la tensione di *breakdown*, risultando in un funzionamento bistabile che richiede circuiti speciali di *quenching* per essere in grado di rivelare più particelle.

È importante far notare che i risultati presentati di seguito rappresentano degli studi preliminari e che non è stato ancora possibile eseguire vere e proprie misure risolte in tempo con questi dispositivi. Gli studi condotti fino ad ora, tuttavia, servono da base di partenza per un PRIN [98] recentemente avviato. L'obiettivo di tale progetto è quello di realizzare un apparato simile a quelli descritti in precedenza in cui i SAM-APD vengono sfruttati come rivelatori in sostituzione agli MCP per la misura più efficiente di fotoni di alte energie. In particolare, l'idea prevede di mantenere CDL e *fully-digital* TDC per essere in grado di misurare anche l'informazione temporale legata all'arrivo delle particelle. La realizzazione di un rivelatore del genere comporta numerose sfide. A titolo di esempio citiamo l'accoppiamento del segnale tra questi SAM-APD e la CDL, il quale non può più avvenire tramite un anodo resistivo a causa dei drogaggi particolari del GaAs, oppure la realizzazione di dispositivi con buone caratteristiche dal punto di vista della temporizzazione.

Sui dispositivi attualmente disponibili sono state condotte diverse misure, le quali, sostenute da modelli teorici e simulazioni, hanno permesso di ottenere una conoscenza più approfondita dei processi all'interno dei SAM-APD. In particolare, le simulazioni, realizzate grazie ai software di *Technology Computer Aided Desing* (TCAD) della suite Sentaurus [99], rappresentano il principale contributo del periodo di dottorato allo studio dei SAM-APD. Molti dei risultati ottenuti sono già stati presentati in una tesi di dottorato [8] e diverse pubblicazioni [100, 101, 102, 103], perciò di seguito questi verranno solo riportati brevemente. A maggior ragione, sebbene sia in progetto di utilizzare questi dispositivi per misure risolte in tempo, la discussione approfondita di SAM-APD esula dagli obiettivi di questa tesi. Le misure effettuate riguardano la caratterizzazione dei dispositivi in condizioni di buio e sotto diverse sorgenti luminose, inclusi laser nello spettro visibile ( $\lambda = 532$  nm, 2.33 eV) e luce di sincrotrone con energia compresa tra i 940 e 2100 eV. Oltre a queste misure, che, come abbiamo detto, sono di parziale interesse ai fini di questo lavoro, durante la campagna di misure con luce di sincrotrone alcuni esemplari sono stati utilizzati per la rivelazione dei singoli *bunch* di Elettra. Queste sono in grado di fornire informazioni importanti riguardo la temporizzazione dei segnali all'interno dei SAM-APD e per questo sono di interesse riguardo ai temi trattati.

Di seguito, quindi, verrà prima descritta la particolare struttura di questi complessi dispositivi, in modo da poterne presentare brevemente il principio di funzionamento, e successivamente verranno discussi rapidamente i risultati delle simulazioni e delle misure eseguite.

La fabbricazione di questi dispositivi avviene per uso della *Molecular Beam Epitaxy* (MBE). Grazie a questa tecnica è possibile crescere epitassialmente su wafer di diversi materiali, controllando il drogaggio e lo spessore dei vari strati depositati. In Figura 4.3 è mostrata una rappresentazione della sezione non in scala dei dispositivi realizzati e studiati. In Figura 4.4, invece, è possibile osservare la struttura e drogaggi di un dispositivo simulato, avente una regione di assorbimento di 300 nanometri.

Partendo dalla cima del dispositivo è possibile osservare il contatto di oro sul quale si esegue il *wire bonding*. Più in basso è presente una regione di GaAs drogata con carbonio (drogaggio di tipo P) seguita da una zona di GaAs intrinseco. Questa prima metà di dispositivo rappresenta la zona di assorbimento del dispositivo. Lo spessore di questa zona può variare in base alle energie che si vogliono misurare: maggiore è lo spessore, maggiore sarà l'energia dei fotoni che saranno rilevabili.

La parte del dispositivo appena sopra il substrato invece è la regione di moltiplicazione. In essa si ripetono per un certo numero di volte strati di GaAs,  $Al_xGa_{1-x}As$  del quale viene modificata la frazione molare x, e  $Al_{0.45}Ga_{0.55}As$ spessi rispettivamente 35, 25 e 20 nanometri. Questa particolare struttura, chiamata super reticolo, consente di ottenere un diagramma a bande tale da favorire la ionizzazione da impatto degli elettroni rispetto a quella delle



Figura 4.3: Sezione di un dispositivo SAM-APD (non in scala).



Figura 4.4: Sezione di un dispositivo per la simulazione su Sentaurus [99].

lacune creando delle strutture particolari nella banda di conduzione [104]. Infatti, grazie all'alternarsi dei materiali appena citati si può modificare la forma della banda di conduzione in modo che questa presenti un andamento a "gradini" (infatti in letteratura ci si riferisce ad essa con il termine *staircase structure*) che consente di concentrare la moltiplicazione dei soli elettroni in zone localizzate del dispositivo. Questo sbilanciamento dei coefficienti di ionizzazione di impatto a favore degli elettroni permette di conseguire due importanti obiettivi: innanzitutto garantisce processi di moltiplicazione più rapidi e controllati, evitando di dover abbassare la polarizzazione come negli SPAD; in secondo luogo, questo permette di limitare il rumore introdotto dalla moltiplicazione stessa [104]. Lo spessore della zona di moltiplicazione è determinato dal numero di scalini. I dispositivi studiati in questo elaborato contano dodici scalini per un totale di un micron di spessore.

A separare le due zone viene utilizzato uno strato di carbonio estremamente sottile, chiamato delta-p layer. Grazie a questo strato è possibile fare in modo che per basse tensioni di polarizzazione, il campo elettrico sia confinato esclusivamente nella zona di moltiplicazione. Così facendo, solo i portatori all'interno di questa zona vengono accelerati, consentendo ancora una volta il controllo del processo moltiplicativo. Con l'aumentare della tensione di polarizzazione, la barriera di potenziale introdotta dal  $\delta$ -p *layer* diminuisce progressivamente, fino ad azzerarsi. La tensione a cui si verifica ciò si chiama tensione di punch through. Da questa soglia in poi, eventuali incrementi della tensione vengono applicati anche alla regione di assorbimento. Sebbene ciò sia utile per convogliare le cariche fotogenerate verso la zona di moltiplicazione, è necessario che questa soglia si verifichi per tensioni elevate. Infatti, una volta superata, dato che il campo elettrico non è più confinato alla regione di moltiplicazione, si rischia di raggiungere un campo tale da innescare la moltiplicazione anche nella regione di assorbimento, aumentando drasticamente il rumore di moltiplicazione, chiamato Excess Noise Factor (ENF). Per questo, tale  $\delta$ -layer gioca un ruolo cruciale per questi dispositivi [105].

Le prime misure sui SAM-APD hanno l'obiettivo di valutare la capacità (a) e la corrente di buio (b) in funzione della polarizzazione inversa. La Figura 4.5 presenta le curve caratteristiche ottenute sia dalle misurazioni su banco



Figura 4.5: Confronto tra misure e simulazioni delle curve caratteristiche CV e IV.

che dalle simulazioni. È evidente una leggera discordanza per valori elevati della polarizzazione. Questa può essere attribuita al fatto che le simulazioni non includevano i modelli di *breakdown* [100]. Inoltre, rappresentazioni non precise dei drogaggi o della geometria dei dispositivi possono influenzare tali curve. Tuttavia, nonostante queste lievi discordanze, le misurazioni sperimentali risultano coerenti e nello stesso ordine di grandezza con le simulazioni.

Successivamente, tramite un *setup* su banco ottico è stato possibile valutare il contributo del rumore introdotto dal processo di moltiplicazione. L'ENF origina dalla natura stocastica della ionizzazione da impatto. A seguito di tali misure si è osservato che, grazie alla struttura *staircase*, questi dispositivi sono effettivamente in grado di sbilanciare la ionizzazione da impatto a favore degli elettroni. Infatti, per i classici rivelatori realizzati in GaAs il rapporto dei coefficienti di ionizzazione da impatto degli ioni e degli elettroni è prossimo all'unità [106], mentre per i SAM-APD in esame si misurano valori compresi tra 0.25 e 0.35, in linea con altri risultati allo stato dell'arte [107].

Sono state anche eseguite delle misure con luce di sincrotrone sulla linea TwinMic [108] che puntavano a mostrare l'efficienza di raccolta della carica in dispositivi con regioni di assorbimento di diverso spessore (300 nm, 4.5 um e 15 um). Queste misure hanno confermato che l'efficienza dei dispositivi non dipende dallo spessore ma è principalmente imputabile a piccole differenze nel processo di fabbricazione. Ancora una volta si rimanda alla letteratura per un resoconto più dettagliato dei setup di misura e dei risultati.

Per tutte le misure è stata osservata una corrente foto-generata anche per valori di polarizzazione inferiori al *punch-through*. Per ottenere una migliore comprensione del fenomeno sono state eseguite delle simulazioni, sempre tramite Sentaurus TCAD, che hanno permesso di valutare l'effetto del  $\delta$ *layer* al variare della tensione di polarizzazione. In queste simulazioni tale strato è stato modellizzato con una distribuzione gaussiana di drogaggio. Per mantenere la stessa concentrazione di drogaggio è stato scelto un valore arbitrario di FWHM dal quale è stato possibile calcolare il valore di picco  $D_{peak}$  della gaussiana tramite la formula

$$D_{peak} = \frac{2\sqrt{2 \cdot \log(2)} \cdot s}{FWHM \cdot \sqrt{2\pi}} \tag{4.2.1}$$

dove s è la concentrazione superficiale di drogaggio stimata del  $\delta$ -layer. In Figura 4.6 sono riportate le curve della banda di conduzione al variare della polarizzazione. Si osserva che, a causa dell'elevato drogaggio su una zona molto sottile, la barriera di potenziale tra le due regioni è alquanto bassa. In aggiunta, questa diminuisce progressivamente all'aumentare della polarizzazione, consentendo appunto di ottenere correnti fotogenerate significative anche per tensioni inferiori al *punch-through*. Dalle simulazioni, inoltre, si evince che la scomparsa della barriera si verifica a tensioni prossime a quelle di *breakdown*. Ciò implica che nei SAM-APD studiati il trasporto della carica non avviene per effetto della deriva del campo elettrico, come dovrebbe essere, ma per diffusione, implicando dinamiche molto più limitate.

Nonostante ciò, si è deciso di eseguire una caratterizzazione dei tempi di risposta di questi dispositivi. In particolare, per questa misura è stato utilizzato il dispositivo con la regione di assorbimento di soli 300 nm il quale, nonostante gli effetti di deriva, in linea teorica presenta la risposta impulsiva più breve. In Figura 4.7 viene mostrata la camera sperimentale (a) ed una foto al microscopio della PCB che ospita i dispositivi con i *wire bond* (b). Il segnale in uscita dall'APD è stato amplificato tramite un amplificatore RF con guadagno di +32 dB e 3 GHz di banda. Questo amplificatore è stato

Università degli studi di Trieste - 2024



Figura 4.6: Grafico della banda di conduzione simulata in funzione di posizione e polarizzazione del dispositivo.



Figura 4.7: (a) Camera sperimentale presso TwinMic. (b) PCB ospitante dodici dispositivi SAM-APD.



Figura 4.8: Misura dei *bunch* di Elettra ottenuta con SAM-APD e oscilloscopio.

posto il più vicino possibile a questi dispositivi in modo da diminuire la capacità parassita. Successivamente, per misurare il segnale è stato utilizzato un oscilloscopio.

In Figura 4.8 è raffigurato il segnale ottenuto a partire da questo *setup* di misura. In particolare, si osservano due periodi di rivoluzione di Elettra. Inoltre, tra un periodo e l'altro è presente un impulso più alto chiamato single *bunch* o impulso di *trigger*, il quale viene utilizzato nelle misure risolte in tempo per sincronizzarsi con la frequenza di anello. Anche in questa misura è stato possibile sfruttarlo per sincronizzare le acquisizioni eseguite tramite un oscilloscopio.

In Figura 4.9 sono mostrati degli ingrandimenti dell'impulso di *trigger* raccolti a diverse tensioni di polarizzazione. A causa del *setup* rumoroso è stato necessario eseguire delle medie su più misure in maniera da poter valutare l'effettiva ampiezza degli impulsi. Da questa misura si osserva che, a fronte di un incremento da 35 V a 37.25 V, grazie alla moltiplicazione intrinseca del SAM-APD, il segnale subisce un incremento di un fattore 4, da un'ampiezza di 15 mVpp a 60 mVpp. Per tensioni oltre questa soglia, i segnali presentano code indesiderate e, sebbene misurino picchi più elevati, non sono più in grado di preservare accuratamente la forma dell'impulso. Ciò è dovuto



Figura 4.9: Ingrandimento dell'impulso di *trigger* misurato a diverse tensioni di polarizzazione del SAM-APD.

verosimilmente dal fatto che il dispositivo è in prossimità del *breakdown* ed aumentano il rumore ed i transitori associati alla moltiplicazione.

Mantenendo il *trigger* dell'oscilloscopio sull'impulso nella *dark gap*, è stato possibile concentrarsi su un'altra zona e ripetere le misure ad una tensione costante di 37 V per tre flussi diversi. In Figura 4.10 sono mostrate le misure in questione. Da queste si può vedere che, sebbene non sia possibile fare stime quantitative sulla risoluzione temporale dei dispositivi, essa risulta comunque abbastanza alta per misurare le dinamiche dei singoli *bunch*.

A partire da questa misura, considerando il periodo di rivoluzione di anello (1.1566 MHz o 864 ns, pari a 432 *bunch*) ed il flusso di fotoni afferenti sul rivelatore misurato tramite un fotodiodo calibrato presente sulla linea, è stato possibile calcolare il numero di fotoni presenti in ciascun *bunch*. Successivamente, a partire dall'ampiezza dei picchi relativa a ciascun flusso è stato possibile valutare il contributo di ciascun fotone in termini di tensione. Da questa prima misura si ottengono i risultati in Tabella 3.1. Questi calcoli forniscono una stima iniziale del contributo al segnale di ogni singolo fotone, ma per ottenere valori migliori sarà necessario indagare ulteriormente, in quanto la misura è carente sotto diversi punti di vista. In particolare, l'ampiezza media dei picchi in mV è misurata a partire dal valor medio cal-



Figura 4.10: Ingrandimento dei singoli bunch di Elettra misurati a polarizzazione costante di 37 V per diversi flussi di fotoni.

colato su diversi *bunch*. Tuttavia, il numero di elettroni per ogni *bunch* (e quindi il numero di fotoni sulla linea) non è costante e può variare nel tempo, soprattutto tra due misure con due flussi differenti. Inoltre, dall'immagine è possibile vedere che il segnale presenta delle riflessioni indesiderate dovute a disadattamenti all'interno della camera sperimentale. Questo complica ulteriormente il calcolo dell'ampiezza dei picchi e rende difficile lo sviluppo di un algoritmo per automatizzare il calcolo. Inoltre, tali misure hanno fatto uso di fotoni a 1500 eV. A questa energia la lunghezza di attenuazione nel GaAs, ovvero la distanza media percorsa da un fascio di luce dopo la quale si ha una riduzione dell'intensità dello stesso di un fattore e, è pari a circa 360 nm. Questo implica che molti fotoni vengono assorbiti con alte probabilità anche nella zona di moltiplicazione e addirittura nel substrato, aumentando drasticamente il rumore associato a questo processo.

Il contributo di ciascun fotone è calcolato essere nell'ordine dei 245 uV per tutte e tre le misure. Tramite queste misure è possibile ottenere una stima delle moltiplicazioni in gioco all'interno dei dispositivi. Infatti, possibile calcolare il numero di elettroni uscenti dal dispositivo tramite la formula

Fotoni per bunch	Tensione media [mV]	$\Delta V/fotone [uV/fotone]$
	$(\sigma \ [mV])$	$(\sigma \ [uV/fotone])$
18.75	4.33(0.81)	$230.9\ (0.023)$
31.25	8.18 (0.68)	261.8(0.042)
46.53	11.05 (0.87)	$237.4\ (0.019)$

Tabella 4.1: Misure del contributo di tensione apportata da un singolo fotone all'interno di un dispositivo SAM-APD con regione di assorbimento di 300 nanometri.

$$c_{out} = \frac{\Delta V \cdot t_{bunch}}{R_{osc} \cdot A \cdot q} \tag{4.2.2}$$

dove  $\Delta V$  è il contributo di tensione apportato da ciascun fotone (~245 uV),  $t_{bunch}$  è la durata temporale della misura di ciascun *bunch*, stimata essere di 1 ns,  $R_{osc}$  è la resistenza di 50  $\Omega$  interna all'oscilloscopio, A è l'amplificazione di un fattore 40 introdotta dall'amplificatore e q è la carica elementare. Sapendo poi che il numero di coppie elettrone-lacuna generate all'interno di un dispositivo è pari a

$$c_{in} = \frac{E_{photon}}{E_{e-h}} \tag{4.2.3}$$

dove  $E_{photon}$  è l'energia del fotone ed  $E_{e-h}$  è l'energia media necessaria per la generazione di una coppia elettrone lacuna nel GaAs; è possibile fare quindi il rapporto tra questi due numeri che si trova essere di circa 2. Questo valore è minore del guadagno calcolato precedentemente per questi dispositivi, ma ciò può essere attribuito a diversi fattori: dal momento che la lunghezza di attenuazione è maggiore dello spessore della zona di assorbimento è possibile che molti elettroni non prendano parte alla moltiplicazione; inoltre, il calcolo non tiene conto della succitata riflessione del segnale ed altri fattori che potrebbero influire su questa misura, come ad esempio eventuali ricombinazioni sempre all'interno della zona di assorbimento.

Nonostante le leggere discordanze rispetto alle misurazioni precedenti, que-

Università degli studi di Trieste - 2024

ste misure dimostrano che questi dispositivi possono essere efficacemente impiegati per esperimenti di *single photon counting*, presentando anche notevoli capacità in termini di risoluzione temporale. Inoltre, per fotoni di energie più alte, la struttura a gradini, che riduce il ENF, permette di utilizzare l'ampiezza dei picchi generati per calcolare l'energia dei singoli fotoni incidenti. Questa caratteristica lascia intravedere la possibilità di impiegare questi dispositivi anche per potenziali esperimenti di spettroscopia. Questi studi preliminari sui SAM-APD sono promettenti in vista della loro integrazione in un apparato di misura risolto in tempo. Tuttavia, è importante sottolineare che tali misure sono ancora in fase iniziale e possono essere notevolmente ottimizzate, sia nella fabbricazione dei dispositivi che nel setup sperimentale e nella tipologia di misure effettuate.

### Capitolo 5

# Fast Scanning Probe Microscopy

Il secondo strumento sviluppato durante il dottorato, sebbene mantenga l'architettura basata su una scheda madre provvista di FPGA "specializzata" con schede "ancillari", si differenzia sostanzialmente sotto il profilo sperimentale dai TDC e dalle misure presentate fino ad ora. Nei capitoli precedenti, infatti, sono stati analizzati diversi apparati sperimentali il cui scopo è di fornire misure risolte in tempo con risoluzioni nell'ordine delle decine di picosecondi. Grazie a queste risoluzioni allo stato dell'arte è stato anche descritto come è possibile utilizzare il tempo di arrivo di segnali per codificare la posizione di impatto di una singola particella su un rivelatore, ottenendo così un rivelatore 3D (X, Y, t). Invece, le misure che verranno trattate in questo capitolo, sebbene possano essere considerate 3D (anche 4D se si considera la coordinata spaziale Z) e l'ambito scientifico sia attinente al precedente, gli ordini di grandezza delle risoluzioni in questione sono completamente diversi e la fisica in questione riguarda strettamente le superfici dei materiali. Infatti, come anticipato nell'introduzione, in questo capitolo verrà presentato uno strumento di tipo add-on grazie al quale è possibile controllare la sonda di uno scanning probe microscope per eseguire scansioni ordini di grandezza più veloci rispetto a quanto offerto dal mercato tradizionale di SPM (decine di immagini al secondo contro decine di secondi per immagine).

Gli SPM sono strumenti estremamente versatili per lo studio dei fenomeni che avvengono sulle superfici dei campioni con risoluzioni sub-atomiche. Più propriamente il termine SPM si riferisce a tutti gli strumenti che sfruttano una sonda per eseguire delle scansioni *raster* sui campioni e racchiude numerose tipologie di strumenti che si differenziano in base alla tecnica di misura utilizzata. Le principali sono lo *Scanning Tunneling Microscopy* (STM) che sfrutta la corrente di tunnel tra il campione e la sonda, e l'*Atomic Force Microscopy* (AFM) che invece sfrutta la forza, tipicamente dovuta a interazioni Van der Waals, misurata tra la sonda ed il campione.

Sebbene questi dispositivi consentano di ottenere mappe della topologia superficiale dei campioni con altissimo potere risolutivo per quanto riguarda le coordinate spaziali (X, Y, Z), lo stesso non si può dire della coordinata temporale. Infatti, la velocità di scansione negli SPM è solitamente limitata da meccanismi di retroazione necessari per impedire che la sonda si avvicini troppo rapidamente o in maniera non controllata verso il campione. Ad esempio, la tecnica principale adottata tipicamente dagli STM si basa sul mantenere costante la corrente di tunnel, variando la distanza della superficie dalla sonda mentre questa si sposta. Grazie a questo feedback sulla corrente è possibile eseguire misure su superfici di altezza molto variabile evitando che la punta dell'STM entri in contatto con la superficie. Per contro, questo comporta tempi di acquisizione di una singola immagine di diverse decine di secondi o anche minuti, a seconda delle dimensioni della scansione.

Tramite l'ingegnerizzazione dei sistemi di controllo delle sonde è possibile aumentare la velocità di scansione e aprire le porte a misurazioni in tempo reale dei fenomeni che avvengono sulle superfici, ad esempio il moto di diffusione degli atomi (o dei *cluster* atomici), i processi di deposizione di particolari film e le diverse reazioni chimiche [109, 110, 111]. Le scale temporali di tali fenomeni sono di molti ordini di grandezza maggiori rispetto ai fenomeni di visti in precedenza. Infatti, la loro durata va dalle decine alle centinaia di millisecondi e per essere in grado di osservarle è necessario velocizzare le scansioni o trovare nuove tecniche.

Con questo fine sono recentemente stati sviluppati apparati sperimentali [112, 113, 114] che consentono di raggiungere diverse decine di immagini al

secondo. Tuttavia, la maggior parte di questi risultati sono ottenuti con setup completamente realizzati ad-hoc e sono quindi alternativi a SPM commerciali. Infatti, a causa della complessità di tali strumenti commerciali e del fatto che ogni controller è realizzato in maniera differente a seconda del produttore, le modifiche necessarie per poterne aumentare la velocità di scansione di fatto richiederebbero interventi altrettanto complessi, costosi e diversi a seconda del caso. Inoltre, anche l'utilizzo di uno dei succitati strumenti ad-hoc costituisce una soluzione sub-ottimale in quanto un'acquisizione veloce non può avere la risoluzione spaziale di una risoluzione "tradizionale" e i ricercatori vorrebbero poter alternare con semplicità i due approcci. Per questo, all'interno del laboratorio strumentazione e detectors è stata realizzata un'elettronica di add-on [115] in grado di manovrare con precisione la sonda di un SPM, rimanendo completamente trasparente all'elettronica di controllo originale. Grazie a questa elettronica, chiamata FAST SPM e visibile in Figura 5.1, è possibile rendere potenzialmente qualsiasi SPM capace non solo di scansioni rapide, ma, come vedremo, anche di altre tecniche di misura allo stato dell'arte come ad esempio il *particle* tracking [116]; tutto questo mantenendo intatte le potenzialità "native" dello strumento per le acquisizioni lente. Inoltre, grazie all'elaborazione delle immagini acquisite ad alta frequenza, grazie a questo modulo è possibile stimare con accuratezza il movimento di deriva termica del campione rispetto alla sonda ed eseguire una compensazione automatica.

Ancora una volta, la realizzazione di questo strumento ha coinvolto molti aspetti differenti, dalla progettazione delle PCB periferiche per la generazione e ricezione dei segnali allo sviluppo di firmware per FPGA per l'orchestrazione degli stessi ed anche lo sviluppo di un software di alto livello per l'interazione utente-strumento e per l'elaborazione e salvataggio dei dati. In particolare, quest'ultimo aspetto è stato quello maggiormente trattato durante il periodo di dottorato. Nel prosieguo di questo capitolo, quindi, verrà dato un peso maggiore alla descrizione del software di alto livello, del quale verranno presentate l'architettura generale e le elaborazioni che consentono le diverse tecniche di misura innovative, corredando tale descrizione con esempi di misure concrete raccolte durante lo sviluppo dello strumento. La discussione approfondita dell'hardware e del firmware sarà oggetto di un



Figura 5.1: Immagine del sistema FAST SPM.

lavoro futuro e, per questo, in questa sede ne verranno presentati solamente gli aspetti cruciali per comprenderne il funzionamento.

#### 5.1 Elettronica del FAST SPM

L'elettronica del FAST SPM si compone di due moduli chiamati *Control Unit* (CU) e modulo *High Voltage* (HV). Il primo di questi si occupa della generazione dei segnali di movimentazione e della misurazione della corrente letta dalla sonda. All'interno di questo modulo è presente una FPGA che gestisce tutti i segnali da e verso l'SPM. Per gli assi di movimentazione lungo X ed Y, i segnali generati possono essere di due tipi: segnali slow, ovvero segnali *coarse* per il posizionamento della punta, e segnali fast usati per eseguire movimenti più rapidi ma più contenuti e con maggior risoluzione spaziale. Per l'asse Z, relativo alla distanza della sonda dal campione, viene invece generato solamente un segnale fast, lasciando il pilotaggio della posizione *coarse* al controllore del SPM.

Il modulo HV, invece, è un sommatore multicanale che consente di sommare i segnali provenienti dal *controller* originale del SPM a quelli provenienti

Università degli studi di Trieste - 2024


Figura 5.2: Schema semplificato delle connessioni del FAST SPM con il controllore del SPM.

dal CU, in modo da consentire il controllo parallelo della movimentazione della sonda senza alterare le normali funzioni del SPM. Per ogni coordinata spaziale vengono sommati il segnale originale con i segnali fast e slow del corrispettivo asse. Il nome di questo modulo deriva dal fatto che la movimentazione della sonda avviene grazie a motori piezoelettrici, i quali richiedono tensioni elevate (centinaia di Volt picco-picco). In Figura 5.2 è mostrato uno schema delle connessioni del FAST SPM all'interno di un generico setup sperimentale.

Oltre a generare le forme d'onda ed eseguire un primo filtraggio dei segnali in ingresso, la FPGA all'interno della CU gestisce la comunicazione con il software di alto livello. In particolare, come per il THR08, la connessione con il PC avviene tramite un'interfaccia Gigabit Ethernet basata sul protocollo UDP. Questa interfaccia fa uso di quattro porte UDP separate per gestire i diversi flussi di dati. Seguendo il parallelismo con l'interfaccia del THR08, una di queste viene utilizzata esclusivamente per l'invio dei comandi e la modifica dei parametri, mentre le altre tre vengono utilizzate per i dati. Due porte dati vengono utilizzate per la trasmissione dei campioni misurati da ADC a 50 MSamples/s e riguardano le misure di corrente e coordinata Z generate dalla sonda. Queste due porte dividono logicamente i dati trasmessi a seconda della tecnica utilizzata (fast imaging o particle tracking) e raggiungono throughput di diverse centinaia di Mbit/s. L'ultima porta invece è utilizzata per la trasmissione a bassi flussi di informazioni ausiliarie come, ad esempio, la temperatura o la tensione a cui viene posto il campione, registrate tramite ADC a 1 MSamples/s e mediate per avere una ricezione di queste informazioni dieci volte al secondo. Una volta inviati i dati, il software si occupa di esesguire ulteriori elaborazioni, di tracciare grafici opportuni e di salvarli in memoria.

### 5.2 FAST SPM Manager

I software di controllo rappresentano un aspetto di fondamentale importanza per la gestione degli strumenti. Questo è vero a maggior ragione per gli strumenti sviluppati per ricerca di alto livello per i quali, a causa della complessità e dell'unicità delle misure eseguite, non è presente un protocollo standard riguardante il formato dei dati o le elaborazioni su di essi. Questi, infatti, vengono sviluppati ad hoc, rendendo necessaria la presenza di software altrettanto specializzati.

Nei capitoli precedenti la discussione sul software è stata omessa per lasciare più spazio alla trattazione dettagliata dei setup sperimentali e delle tecniche di misura. Per quanto riguarda lo strumento protagonista di questo capitolo, invece, la descrizione verterà principalmente sul software di gestione dei dati, chiamato "FAST SPM Manager". Come anticipato, lo sviluppo di questo software ha costituito il principale contributo di questo dottorato alla realizzazione di questo strumento.

Seguendo la formula ormai consolidata di questa tesi, di seguito verranno descritte innanzitutto le principali funzionalità del FAST SPM Manager e la sua architettura generale, per poi concentrarsi sulle specifiche elaborazioni implementate.

### 5.2.1 Architettura generale

Il FAST SPM Manager è un software sviluppato tramite il linguaggio di programmazione visuale LabVIEW della National Instruments. L'obiettivo di questo software è di fornire un'interfaccia grafica user-friendly con cui si possa gestire la CU. Per questo deve essere di facile utilizzo e deve essere in grado di gestire in *background* diversi processi che interagiscono con la CU. Come anticipato, tale software consente di gestire più tecniche di misura legate ai movimenti rapidi della sonda. In passato, queste tecniche venivano gestite da due software distinti e, per passare da una all'altra, era anche necessario modificare sostanzialmente l'apparato sperimentale [117]. Questo limite è inaccettabile per molte misure in quanto spesso è necessario misurare con precisione atomica sempre le stesse regioni entro tempi brevi (al più entro qualche secondo) e tutto ciò viene compromesso da un approccio basato su due strumenti diversi. Uno degli obiettivi principali raggiunti con il FAST SPM è stato proprio quello di consentire il passaggio veloce e trasparente tra le diverse tecniche di misura, il tutto gestito da un solo programma.

Un programma per strumentazione di questo calibro deve essere anche dotato di una moltitudine di funzionalità che ne rendono l'utilizzo estremamente agile, come ad esempio semplici funzioni per il salvataggio dei parametri di scansione e dei metadati, *tool* ausiliari per il controllo della sonda (e.g. posizionamento, compensazione di *drift* termico) ed infine anche, come vedremo successivamente, sottoprogrammi elaborati per eseguire misure ausiliarie automatizzate estremamente utili ai fini della misura.

Chiaramente, l'utilizzo di questi strumenti ausiliari non deve rallentare in alcun modo né la misura principale, né l'interfaccia utente. Pertanto, il software deve essere strutturato in modo tale da gestire senza intoppi i flussi di dati provenienti dallo strumento, le interazioni dell'utente e i sottoprogrammi in background. Per affrontare questa sfida, abbiamo scelto di adottare un design pattern specifico chiamato *event-driven producer/consumer* [118] per il programma principale. Questo *design pattern*, ampiamente diffuso nelle procedure che richiedono una veloce acquisizione dati coordinata con il controllo della strumentazione, consente di gestire processi multipli in modo efficiente e di reagire prontamente alle interazioni dell'utente con l'interfaccia grafica, mentre il modello *producer/consumer* si occupa di separare i vari processi che "producono" e "consumano" flussi di dati, permettendone una gestione asincrona.

In Figura 5.3 è mostrato un *diagram block* semplificato che schematizza il funzionamento di questa architettura. Il riquadro in alto, ovvero il loop che agisce da *producer*, si occupa di registrare tutti gli eventi generati dagli utenti ed inserire delle istruzioni ad essi associate in una *queque*. In maniera parallela, il riquadro in basso, il *consumer loop*, legge uno alla volta le istruzioni all'interno della *queue* e compie le azioni programmate. In questo esempio, in corrispondenza di un evento viene associata una sola semplice istruzione. Con l'aumentare della complessità del programma, spesso si verifica che un solo evento possa scatenare più azioni logiche distinte da compiere in successione in più iterazioni del *consumer loop*. Inoltre, è addirittura possibile che all'interno del software siano presenti più processi *producer* che agiscono in parallelo (ma sempre un solo *consumer* per il corretto funzionamento del *design*).

In particolare, il FAST SPM Manager non si occupa dell'elaborazione delle misure di per sè, ma riceve solamente comandi. Il *consumer loop* all'interno di questo programma gestisce due *producer loop* di comandi: uno legato alle interazioni dell'utente ed uno legato alla CU. A seconda dei comandi ricevuti il programma indirizza i dati a diversi sottoprogrammi. Questa interazione con più sottoprogrammi va gestita con attenzione, in quanto cattive pratiche di gestione dei *loop* o delle variabili condivise dai diversi sottoprogrammi possono dare origini a *race condition* o addirittura *deadlock* del programma. Per evitare ciò, la condivisione delle risorse tra diversi sottoprogrammi avviene ad opera di variabili globali funzionali. Queste rappresentano un ulteriore costrutto il quale è definito a partire da una funzione non-rientrante



Figura 5.3: *Block Diagram* LabVIEW che schematizza il funzionamento dell'*event-driven producer consumer design pattern* [118]

[119] e per questo garantisce l'accesso controllato a determinate risorse. Incidentalmente, l'utilizzo di queste particolari variabili permette anche di migliorare le prestazioni in termini di memoria in quanto, sempre grazie alla non-rientranza, i valori salvati all'interno della variabile non vengono copiati.

Allo stesso modo, anche l'interazione con la FPGA all'interno della CU deve essere gestita in maniera tale da evitare l'accesso coincidente ai parametri. In questo caso, l'interazione è più complicata dal momento che richiede anche di inviare e ricevere traffico per mezzo di UDP. Perciò, è stata sviluppata una libreria *Single Element Queue* (SEQ) che permette di soddisfare tutti i requisiti sopra citati.

In Figura 5.4 è rappresentato uno schema gerarchico semplificato dei diversi sottoprogrammi e strutture dati utilizzati all'interno del FAST SPM Manager. In cima sono presenti tutti i programmi di inizializzazione che vengono lanciati all'avvio del software per reinizializzare l'interfaccia utente ed i registri della CU, impostando i valori di default dello strumento. In particolare, tra di essi sono presenti due sottoprogrammi denominati *UDP Data Fetch* e *General Data Processor*. Questi sono incaricati rispettivamente di ricevere



Figura 5.4: *VI Hierarchy* semplificato del progetto FAST SPM Manager. Al secondo livello sono messi in evidenza i due sub-VI per la gestione delle principali tecniche di acquisizione, il *fast imaging* e *particle tracking*.

i dati sulle porte UDP ed elaborarli in modo che essi siano visualizzati e salvati correttamente.

Nei due livelli centrali sono collocati tutti i software chiave per lo svolgimento delle misure, tra cui quelli responsabili della movimentazione della sonda, della visualizzazione dei dati e del loro salvataggio. Tra questi, rivestono particolare importanza i programmi che gestiscono le principali tecniche di acquisizione, ovvero il *fast imaging* e il *particle tracking*, incorniciati in rosso sempre in Figura 5.4. All'interno di questo gruppo tuttavia, troviamo anche altri sottoprogrammi molto importanti che consentono di eseguire altre tipologie di misure: ad esempio, un *tool* di calibrazione della CU, fondamentale, come vedremo, per il corretto funzionamento del *particle tracing*, e un altro per la misura delle frequenze di risonanza dei motori piezo-elettrici che muovono la punta.

Infine, alla base della dello schema sono situate la libreria SEQ per interfacciarsi con la CU, le variabili globali e altre librerie base, ad esempio per la visualizzazione dei *dialog* o l'interazione con il sistema operativo.

Sebbene quasi tutti i sottoprogrammi qui illustrati abbiano richiesto algoritmi e strutture dati particolari per far fronte ai determinati problemi di programmazione, la trattazione singola di ciascuno di essi rischierebbe di appesantire eccessivamente l'elaborato. Per questo motivo, di seguito verranno presentati solamente quelli legati alle due tecniche di misura principali. In particolare, dal momento che in letteratura sono già stati discussi nel dettaglio sia il *fast imaging* sia il *particle tracking* [120, 115, 117], l'attenzione sarà incentrata sul diverso approccio del software e sulle innovazioni e limitazioni che questo comporta.

### 5.2.2 Fast Imaging

Come anticipato, il metodo classico di scansione negli SPM prevede di sfruttare un controllore in retroazione per mantenere costante un certo segnale [116]. Negli STM, per i quali tale segnale è rappresentato dalla corrente di *tunneling*, questa modalità di funzionamento viene chiamata *constantcurrent*. Tuttavia, è proprio la retroazione di questi strumenti che ne determina la velocità massima di scansione. Al contrario, la tecnica di *fast imaging* prevede di muovere la sonda più rapidamente del tempo di risposta del *feedback* e di operare quindi in modalità di altezza-quasi-costante (*quasiconstant-height*). Per prevenire che la sonda si avvicini eccessivamente sono comunque presenti dei meccanismi di compensazione in *feedforward* che permettono la movimentazione della coordinata Z in maniera proporzionale e con un certo sfasamento rispetto alla coordinata X.

Come detto, la corrente della sonda viene mediata ed inviata al PC tramite una connessione UDP. A differenza dello strumento precedente che si basa su un'interfaccia PCIe e che quindi richiede particolari adattatori, grazie a grazie alla connessione via *Ethernet* è possibile connettere il FAST SPM virtualmente a qualsiasi computer dotato di una comune scheda di rete. Tuttavia, lato software questo comporta una gestione più attenta dei frame in ricezione in quanto UDP è un protocollo *unreliable*, poiché l'ordine di trasmissione non rispetta per forza l'ordine di ricezione e non fornisce metodi di ritrasmissione degli eventuali pacchetti persi. Grazie al fatto che la connessione con il PC solitamente è di tipo *point-to-point*, molti di questi problemi non si riscontrano. Inoltre, tali metodi di ritrasmissione rischierebbero di rallentare eccessivamente il flusso di dati.

Le misure della corrente della sonda vengono trasmesse dalla CU sulla porta UDP 2048. Per poter ricostruire correttamente le immagini senza che le potenziali inconsistenze del protocollo UDP inficino la misura, ogni pacchetto è dotato di un *header* nel quale vengono segnati gli indici di riga dei dati. Così facendo, anche a fronte di uno smarrimento di pacchetti o una ricezione fuori ordine, il programma è in grado di generare immagini corrette (eventualmente con zone vuote in corrispondenza delle rare occasioni in cui i pacchetti vengono smarriti). Successivamente alla ricostruzione dell'immagine, questa viene mediata ulteriormente in modo da raggiungere un numero di pixel X ed Y stabilito prima di una scansione. Questo consente di gestire una quantità di campioni ridotta, permettendone una visualizzazione ed un salvataggio più rapidi. Le immagini così ottenute possono essere salvate in formato HDF5 [121] assieme ai meta-dati relativi all'acquisizione. Parallelamente una copia di queste immagini viene fatta passare attraverso filtri per permettere agli utenti di riconoscere più facilmente le strutture in tempo reale.

Per poter eseguire scansioni della superficie diverse volte al secondo, i movimenti rapidi della sonda lungo gli assi X ed Y non possono rispettare i movimenti *raster* classici. Infatti uno dei problemi più seri da affrontare in questo tipo di scansioni è proprio quello delle risonanze meccaniche, che possono facilmente essere dello stesso ordine della frequenza di scansione lungo una delle direzioni. In particolare, al fine di evitare di muovere la sonda a frequenze prossime a quelle di risonanza, la movimentazione lungo la coordinata X, quella lungo la quale si ha la massima velocità, deve avere un andamento sinusoidale, mentre lungo la Y, coordinata lungo la quale il movimento è più lento, si può mantenere un andamento triangolare. La traiettoria risultante della sonda sulla superficie è schematicamente rappresentata in Figura 5.5. Questo particolare controllo della sonda riduce il contributo delle armoniche ma al contempo introduce una distorsione nell'immagine che rende più complicato il riconoscimento di particolari strutture.

In particolare, il movimento sinusoidale veloce comporta una distribuzione disomogenea dei pixel. Per questo motivo tra le diverse elaborazioni è neces-



Figura 5.5: Movimentazione della sonda per il fast imaging.

sario implementare degli algoritmi per la "decosenizzazione" delle immagini tramite interpolazioni di tipo spline [122]. Inoltre, a causa di movimenti noti come *piezo-creep* [123], durante il cambio di direzione lungo l'asse Y, si ha un effetto di *backlash* e quindi le immagini ottenute sono diverse a seconda del verso di spostamento della sonda. L'elaborazione necessaria per compensare questi movimenti è più complicata ed estremamente complessa da realizzare in tempo reale ad alti *frames per second* (fps) [124]. Per questo, affinché la sequenza di immagini mostrate sul software venga visualizzata in maniera più chiara durante la misure, queste vengono suddivise a seconda del verso di movimentazione della sonda, nominalmente *Up-Forward* (UF), *Up-Backward* (UB), *Down-Forward* (DF), *Down-Backward* (DB).

Per basse frequenze di scansione, lungo l'asse orizzontale il *piezo-creep* incide in quantità minore ed è possibile correggerlo tramite un parametro chiamato *Phase X.* Grazie a questa correzione è possibile ottenere un'immagine più risoluta interlacciando le immagini *forward* e *backward*, creando due nuove immagini: *Interlaced Up* (IU) ed *Interlaced Down* (ID). La separazione dei dati nelle diverse immagini è visibile nelle schermate del software FAST SPM Manager riportate in Figura 5.6. In particolare, nella schermata (a), acquisita a 2 fps, si osserva che le particelle osservate hanno pressoché le stesse coordinate nelle diverse immagini, e per questo anche in IU ed ID esse sono coincidenti. Tuttavia, nella schermata (b), acquisita a 12 fps, si

osservano particolari fenomeni di *piezo-creep* e per questo le aree di scansione sono leggermente diverse tra le immagini *forward* e quelle *backward*.

Infine, a partire dalle immagini elaborate vengono eseguite diverse misure che permettono di ottimizzare ulteriormente la scansione. Ad esempio, è possibile tracciare il *plot-profile* in tempo reale per osservare l'allineamento delle diverse immagini. Inoltre, sfruttando lo spostamento di particolari strutture tra più immagini successive è possibile determinare i movimenti di deriva termica del campione. In particolare, è possibile sfruttare la crosscorrelazione tra due immagine prese ad un certo intervallo temporale di distanza (per bassi *drift* non è possibile eseguire stime corrette a partire da due *frame* successivi). Come delineato in [125], in seguito ad un filtraggio delle immagini con una finestra di Hanning bidimensionale, la cross-correlazione tra queste avviene nel dominio della frequenza in quanto computazionalmente più efficiente.



Figura 5.7: Sequenza di immagini processate grazie alla libreria pyfastspm [124] nelle quali si apprezza il movimento di un cluster atomico di Au su un singolo cristallo di Au (111).

Come anticipato, le immagini vengono salvate in un file HDF5 il quale, oltre ai dati, contiene informazioni aggiuntive relative a parametri di scansione ed altri meta-dati utili in fase di *post-processing*. In particolare, i dati vengono salvati in modo da essere compatibili con la libreria python pyFAST [124], realizzata appositamente per l'elaborazione dei dati raccolti tramite *fast imaging*. Grazie a questa libreria è possibile correggere le distorsioni introdotte dal *piezo-creep*, eseguire ulteriori misure sulle immagini salvate ed esportare i dati elaborati sotto forma di singoli frame o di veri e propri video. In Figura 5.7 vengono illustrati 4 frame successivi che mostrano lo



Figura 5.6: Schermate del software FAST SPM Manager durante la scansione si circa 5.7  $nm \ge 4.3 nm$  di un film di Au depositato su Si esfogliato a 2 fps (a) e 12 fps (b). In (a) si osserva che le strutture nelle immagini forward e backward sono allineate e di conseguenza sono sovrapposte anche nei grafici interlacciati. In (b) le strutture non sono allineate a causa del piezo-creep.

spostamento in tempo reale di un cluster atomico con risoluzione temporale di 500 ms.

### 5.2.3 Particle Tracking

Spesso l'obiettivo delle misure con gli SPM è di osservare il comportamento degli atomi o cluster atomici a contatto con la superficie. In particolare, misure di interesse possono riguardare le dinamiche di trasporto di determinati *adatomi* (atomi su reticoli cristallini) in presenza di difetti nel reticolo, l'interazione di questi in presenza di determinati catalizzatori o la stima dei movimenti di deriva termica in determinate zone di un campione [126, 127, 128, 129]. Nonostante il *fast imaging* sia un'ottima tecnica per indagare molti di questi fenomeni, a causa dell'elevato rumore introdotto dal preamplificatore alle alte frequenze, questa tecnica solitamente richiede correnti altrettanto elevate (centinaia di pA) [117]. Inoltre, spesso essa non presenta una risoluzione spaziale e temporale sufficiente per coglierne tutti i dettagli ed è per questo necessario integrare la scansione della superficie con altre tecniche.

Il particle tracking è un'altra tecnica di misura che sfrutta un lock-in amplifier [130] e due regolatori retroazionati di tipo proporzionale-integrale (PI) [131] per la movimentazione automatizzata della sonda. Grazie a questi elementi è possibile ottenere misure con risoluzione sub-atomica della posizione di particolari strutture (massimi o minimi locali) e seguirne il movimento lungo la superficie senza la necessità di raccogliere immagini di tutta l'area circostante. Come anticipato, la versione precedente dello strumento prevedeva già l'implementazione di entrambe le tecniche di misura, tuttavia richiedeva pesanti modifiche all'apparato sperimentale e l'utilizzo di un software di alto livello differente. Il FAST SPM Manager permette di passare rapidamente da una tecnica all'altra, sfruttando al massimo le potenzialità dello strumento.

Prima di poter eseguire misure con il *particle tracking* è necessario eseguire una calibrazione del *lock-in*. Infatti, poiché la risposta in fase dei motori piezoelettrici può variare significativamente a seconda della frequenza alla quale essi vengono attuati e delle condizioni dello strumento, è fondamentale poter correggere eventuali sfasamenti tra i segnali di riferimento ed il segnale misurato dalla sonda, affinché il *lock-in* associ la componente in fase all'asse X e la componente in quadratura all'asse Y. Grazie ad un sottoprogramma chiamato *error topography* (ET) è possibile misurare in maniera automatizzata ed in tempo reale gli effetti di tale sfasamento e modificarlo durante l'acquisizione stessa.

In Figura 5.8 è illustrata la procedura di acquisizione utilizzata da questo sottoprogramma. La traiettoria descritta dalla sonda è data dalla sovrapposizione di due contributi: un movimento circolare ad una frequenza prestabilita e un movimento di *raster* che permette di spostare il centro del cerchio su una griglia di punti. In questo modo è possibile ottenere due mappe distinte (come vedremo a breve in realtà sono quattro) relative rispettivamente alla componente in fase e quella in quadratura del *lock-in*. Dal momento che i segnali di riferimento sono sinusoidali, in presenza di determinate strutture le mappe sono solitamente suddivise in due regioni, una con valori positivi ed una con valori negativi, separate da una linea retta. In particolare, l'inclinazione di tale retta dipende dallo sfasamento succitato. La fase corretta si ottiene quando ciascuna mappa presenta una retta di separazione ortogonale alla direzione dell'asse a cui la mappa stessa fa riferimento (i.e. una retta verticale per la mappa delle X ed una retta orizzontale per quella delle Y).

In Figura 5.9 è rappresentata la schermata del FAST SPM Manager durante una misura di ET. Come per il movimento del *fast imaging*, anche in questo caso le misure sono influenzate dal verso di spostamento della punta e per questo le mappe saranno misurate sia in *forward*, sia in *backward*. Le prime due colonne della schermata raffigurano quindi le mappe appena descritte. Le immagini nell'ultima colonna mostrano invece la topologia del campione, registrata parallelamente durante la scansione (anche in questo caso le immagini generate differiscono a seconda del verso di scansione della sonda). Si osserva che ciascuna delle immagini che riportano la risposta del *lock-in* presentano due semicerchi, uno con valori positivi (chiaro) ed uno con valori negativi (scuro). In questo caso si osserva che la fase è corretta in quanto le mappe relative all'asse X (linea superiore) presentano una sepa-



Figura 5.8: Principio di funzionamento della procedura di error topography.

razione orizzontale, mentre quelle relative all'asse Y (linea inferiore) invece presentano una separazione verticale. Chiaramente, la procedura appena descritta prevede di disabilitare il controllore PI in modo da evitare che la sonda si sposti in maniera automatizzata fuori dalla griglia.

Infine, grazie al ET è possibile ottimizzare anche altri due parametri, ovvero il raggio della rotazione in base alle dimensioni della struttura che si desidera tracciare e la fase di rotazione tra la coordinata X e la coordinata Y, la quale, sempre a causa di risposte differenti dei piezo, può essere diversa da  $90^{\circ}$ . Una volta calibrato il *lock-in* è possibile quindi abilitare il controllore ed avviare le misure di *particle tracking*. In Figura 5.10 è rappresentata la schermata del FAST SPM Manager durante un'acquisizione con questa tecnica di misura. In particolare, per queste misurazioni sono stati posizionati dei *cluster* atomici di platino su una superficie di magnetite (Fe<sub>3</sub>O<sub>4</sub>). Dal momento che tali *cluster* sono stabili [132], è stato possibile posizionarsi su uno di questi ed eseguire dei *pattern* di movimentazione quadrati di 2 nm di lato alla velocità di 2 nm/s. Questi movimenti vengono generati internamente al CU in un circuito separato dal controllore e servono per correggere i parametri del controllore PI.

Nello strumento precedente la CU inviava i dati del *lock-in* ad ogni periodo di rivoluzione ed il software era incaricato di chiudere il *loop* ed inviare le nuove posizioni calcolate dal PI. Come anticipato, il nuovo strumento presen-



Figura 5.9: Schermata del FAST SPM Manager salvata durante un'acquisizione in *error topography*. Le linee orizzontali sono riconducibili ad artefatti grafici in fase di visualizzazione.



Figura 5.10: Schermata del FAST SPM Manager salvata durante un'acquisizione in *particle tracking*. I pattern quadrati vengono utilizzati per la calibrazione manuale del controllore PI.

ta un'interfaccia di comunicazione differente e per questo è stato necessario determinarne le prestazioni per accertarsi che fosse in grado di fornire un controllo adeguato per il *particle tracking*. In particolare, la gestione non deterministica del traffico da parte del computer può dare origine a potenziali comportamenti instabili del controllore. Per questo sono stati misurati gli intervalli di tempo tra l'invio di un pacchetto ed il successivo.

Questo tempo è stato monitorato a due diverse frequenze di rivoluzione: 1 kHz e 5 kHz. Come per il normale funzionamento di questa tecnica, la CU invia dati a ogni rivoluzione e quindi ogni millisecondo e ogni 200 us rispettivamente. Alla ricezione di un pacchetto, il FAST SPM Manager ha il compito di calcolare la nuova posizione ed inviarla alla CU. Grazie al software per l'analisi del traffico *ethernet* WireShark [133], è stato possibile misurare i tempi di invio dei pacchetti a livello della scheda di rete del PC e calcolare quindi gli intervalli tra gli uni e gli altri.

Sebbene tramite questo metodo sia possibile monitorare anche il traffico in ricezione dalla CU, tale misura non fornisce informazioni aggiuntive in quanto si considera che l'FPGA invii i dati in maniera deterministica. In Figura 5.11 sono riportati i grafici della distribuzione temporale con relativi istogrammi. Per entrambe le misurazioni, il tempo medio tra l'invio di un pacchetto ed il successivo risulta corretto, quindi di 1 ms e 200 us rispettivamente, mentre la deviazione standard è di 55 us per la prima misura e di 39 us per la seconda. Questo è facilmente attribuibile alla presenza del sistema operativo. Sebbene dalle indicazioni di media e deviazione standard sembrerebbe che il controllo sia realizzabile in entrambi i casi, tuttavia si osserva che gli istogrammi non sono propriamente gaussiane ma presentano conteggi spuri, sia in prossimità della gaussiana stessa, sia per valori molto distanti. In particolare, i valori massimi registrati sono rispettivamente di 1.602 ms e 1.018 ms. Nel primo caso quindi il software è sempre in grado di fornire una risposta prima di ricevere il campione successivo, mentre nel secondo caso si verifica che il controllore non è in grado di rispettare i vincoli temporali e in alcuni casi invia le posizioni aggiornate con un ritardo di quattro campioni. Risulta evidente quindi che il particle tracking può operare in maniera affidabile fino a tempi di controllo di un millisecondo. È comprensibile che, sebbene le tempistiche più rilassate presentino anda-



Figura 5.11: Ritardi variabili del controllore PI di 1 ms (a) e di 200 us (b) con relativi istogrammi normalizzati.

menti affidabili, l'indeterminatezza del sistema operativo influenza negativamente le misure. Per questo, tra gli sviluppi futuri è in previsione di integrare il controllore PI all'interno dell'FPGA in modo da ottenere un controllo deterministico e con latenze inferiori a 50 us.

# Conclusioni e sviluppi futuri

In questo documento sono stati presentati diversi apparati sperimentali e strumenti innovativi per la rivelazione di particelle con alta risoluzione temporale e spaziale progettati e realizzati durante il mio periodo di dottorato. La progettazione e lo studio dietro la loro realizzazione nasce come risposta ad alcune delle richieste, tecnicamente sempre più complesse, relative a diverse tecniche di misura presenti nei dei centri di ricerca avanzata come macchine di luce di sincrotrone, Free Electron Laser, e in generale nei laboratori dove si intende studiare l'evoluzione temporale dei fenomeni chimici e fisici della materia. Grazie al supporto e all'esperienza offerte dal Laboratorio Strumentazione e Detectors di Elettra Sincrotrone Trieste, il quale da anni collabora con molti ricercatori provenienti da tutto il mondo, è stato possibile partire da casi di studio reali ed identificare le principali sfide aperte riguardanti la misurazione dell'evoluzione nel tempo e nello spazio delle dinamiche di singole particelle.

Seguendo una strategia di progettazione di tipo modulare consolidata presso il Laboratorio Strumentazione e Detectors sono stati realizzati due strumenti, un TDC a otto canali indipendenti con risoluzione temporale fino a pochi picosecondi ed un modulo di *add-on* per aumentare la velocità di movimentazione delle sonde negli SPM commerciali. Per la loro integrazione agevolata all'interno degli apparati di misura già esistenti è stato richiesto lo sviluppo di componenti hardware, codice HDL di basso livello per la programmazione di FPGA e software di alto livello per l'interfaccia utente e la gestione efficiente di alti flussi di dati. Gli strumenti sono stati messi alla prova "sul campo" effettuando misure innovative e impossibili da eseguire con apparati tradizionali reperibili in commercio. Le misure propedeutiche allo sviluppo

#### Conclusioni

di questi strumenti e quelle effettuate grazie agli stessi hanno anche portato a diverse pubblicazioni [134, 135, 64, 79, 78, 103, 100, 101, 102, 136, 67, 68]. Il principio di funzionamento relativo al primo dei due strumenti è completamente innovativo. Infatti, esso prevede di utilizzare due FPGA di due famiglie distinte, una per il controllo dello strumento stesso ed una come convertitore tempo-digitale. Per questo strumento è stata ottimizzata un'interfaccia di comunicazione dei dati sfruttando i *transceiver* presenti all'interno del *core fabric*. Successivamente lo strumento è stato caratterizzato nel contesto di un sistema di imaging risolto in tempo grazie a *setup* di misura studiati *ad hoc*. La flessibilità ottenuta facendo leva sulla grande potenza di calcolo e riprogrammabilità delle FPGA ha permesso di utilizzare tale strumento in contesti sperimentali assai diversi, dalla spettroscopia TR-XAS a misure PEPICO.

Per il secondo strumento, anch'esso interamente sviluppato in laboratorio, mi sono in particolare focalizzato sullo sviluppo del software in LabVIEW per l'interfaccia utente e l'elaborazione dei dati, affrontando e risolvendo le complessità insite nella gestione di grandi flussi di dati in presenza di un sistema operativo. Anche in questo caso, la presenza di una FPGA all'interno dello strumento ha consentito di integrare più tecniche di misura, anche grazie al software in grado di gestire in maniera facile e agevole le diverse procedure di calibrazione e misurazione. Grazie a queste è stato possibile condurre delle misure che hanno permesso di seguire con risoluzione subatomica le dinamiche di un *cluster* di atomi di platino posizionato su un superficie di  $Fe_3O_4(001)$ . In particolare, tali misure hanno dimostrato la possibilità di eseguire sia scansioni centinaia di volte più veloci di quanto normalmente possibile (fast imaging), sia di seguire il movimento di singoli atomi o aggregati di molecole (*particle tracking*), passando con facilità ed immediatezza da una all'altra tecnica; queste misure sono riportate in un articolo da sottoporre alla rivista Review of Scientific Instruments.

Per entrambi gli strumenti non solo è stato possibile ottenere risultati allo stato dell'arte, ma allo stesso tempo sono già stati delineati dei possibili sviluppi futuri che permettanno di potenziarli ulteriormente, consentendo tecniche di misura innovative. In questo contesto, per il primo strumento sono stati presentati due apparati sperimentali all'avanguardia: un primo

### Conclusioni

apparato di *imaging*, che permette di passare agilmente da misure risolte in tempo su CDL a misure ad integrazione di carica con videocamere CCD; ed un secondo apparato, proposto come possibile soluzione alla rivelazione 3D di singoli fotoni ad alta energia tramite l'utilizzo di SAM-APD in GaAs. Dal punto di vista dello strumento di *add-on*, invece, i principali futuri sviluppi riguardano l'implementazione di controllori PI a bordo della FPGA, così da garantire la misura di spostamenti rapidi di molecole ed altre particelle con un determinismo impossibile da ottenere con approcci basati su sistemi operativi non *real-time*.

## Bibliografia

- A. Franciosi and M. Kiskinova. Elettra-Sincrotrone Trieste: present and future. *The European Physical Journal Plus*, 138(1):79, 2023.
- [2] Elettra Sincrotrone Trieste. https://www.elettra.eu.
- [3] F. Garzetti, N. Corna, N. Lusardi, and A. Geraci. Time-to-Digital Converter IP-Core for FPGA at state of the art. *IEEE Access*, 9:85515 – 85528, 2021.
- [4] AMS. TDC-GPX2 4-channel time-to-digital converter. Technical report, ScioSense, 2017.
- [5] N. Corna. Cutting edge solutions for high-performance processing of events in the time domain. PhD thesis, Politecnico, 2022.
- [6] M. Cautero. Progetto, realizzazione e caratterizzazione dell'elettronica di acquisizione per misure risolte in tempo basate su diverse tipologie di TDC e primo esperimento con luce di sincrotrone. Master thesis, Università degli Studi di Trieste, 2020.
- [7] E. Karantzoulis. Elettra 2.0 the diffraction limited successor of Elettra. Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment, 880:158–165, 2018.
- [8] Matija Colja. Innovative detector acquisition electronics and instrumentation for Elettra 2.0. PhD thesis, Università degli Studi di Trieste, 2023.

- [9] Intel. Product specifications FPGA. https://ark.intel.com/content/www/us/en/ark.html.
- [10] Intel. Intellectual property. https://www.intel.com/content/www/-us/en/products/details/fpga/intellectual-property.html.
- [11] Intel. Introduction to Intel Architechture. https://www.intel.com/content/dam/www/public/us/en/documents/white-papers/ia-introduction-basics-paper.pdf.
- [12] N. Sulaiman, Z. Obaid, M.H. Marhaban, and M.N Hamidon. Design and implementation of FPGA-based systems -a review. Australian Journal of Basic and Applied Sciences, 3, 10 2009.
- [13] A. Trenkwalder, M. Zaccanti, and N. Poli. A flexible system-ona-chip control hardware for atomic, molecular, and optical physics experiments. *Review of Scientific Instruments*, 92(10):105103, 10 2021.
- [14] X. Qin, W. Zhang, L. Wang, Y. Zhao, Y. Tong, X. Rong, and J. Du. An FPGA-based hardware platform for the control of spin-based quantum systems. *IEEE Transactions on Instrumentation and Measurement*, 69(4):1127–1139, 2019.
- [15] F. Dadouche, T. Turko, W. Uhring, I. Malass, N. Dumas, and J.P. Le. New design-methodology of high-performance TDC on a low cost FPGA targets. *Sensors and Transducers*, 193:123–134, 10 2015.
- [16] S. Nikolić, G. Zgheib, and P. Ienne. Detailed placement for dedicated LUT-level FPGA interconnect. ACM Trans. Reconfigurable Technol. Syst., 15(4), dec 2022.
- [17] Intel. Intel® cyclone® 10 LP core fabric and general purpose I/Os handbook. Technical report, Intel, 2017.
- [18] R. Seelam. I/O design flexibility with the FPGA mezzanine card (FMC). Technical report, Xilinx, 2009.
- [19] Intel. Single ended I/O standards. Technical report, Intel, 2017.

- [20] J. Goldie. An overview of LVDS technology SNLA165. Technical report, Texas Instruments, 2011.
- [21] N. Holland. Interfacing between LVPECL, VML, CML, and LVDS levels - SLLA120. Technical report, Texas Instruments, 2002.
- [22] SkiWorks. Crystal oscillator (XO) (10 MHz to 1.4 GHz), revision d. Technical report, SkiWorks, 2022.
- [23] Xilinx. 7 series FPGAs overview. Technical report, Xilinx, 2020.
- [24] F. Garzetti, N. Corna, N. Lusardi, and A. Geraci. Time-to-digital converter IP-core for FPGA at state of the art. *IEEE Access*, 9:85515– 85528, 2021.
- [25] M. Crotti, I. Rech, and M. Ghioni. Four channel, 40 ps resolution, fully integrated time-to-amplitude converter for time-resolved photon counting. *IEEE Journal of Solid-State Circuits*, 47(3):699–708, 2011.
- [26] A.O. Korkan and H. Yuksel. A novel time-to-amplitude converter and a low-cost wide dynamic range FPGA TDC for LiDAR application. *IEEE Transactions on Instrumentation and Measurement*, 71:1–15, 2022.
- [27] M.P. Mattada and H. Guhilot. Time-to-digital converters A comprehensive review. International Journal of Circuit Theory and Applications, 49(3):778–800, 2021.
- [28] R.W. Doran. Variants of an improved carry look-ahead adder. *IEEE Transactions on Computers*, 37(9):1110–1113, 1988.
- [29] W.B. Lewis. *Electrical counting*. Cambridge University Press, 2016.
- [30] Becker & Hickl. TCSPC devices for ultra-high time resolution single-photon counting. Technical report, Becker & Hickl, 2023. https://www.becker-hickl.com/products/category/tscpc-flimtime-tagging/.
- [31] C.M. Castellani, A.P. Torres-Ocampo, J. Breffke, A. White, J.J. Chambers, M.M. Stratton, and T.J. Maresca. Chapter 5 - live-cell

FLIM-FRET using a commercially available system. In Phong Tran, editor, *Methods in Cell Biology*, volume 158, pages 63–89. Academic Press, 2020.

- [32] M. Rashdan. Multi-step and high-resolution vernier-based TDC architecture. In 2017 29th International Conference on Microelectronics (ICM), pages 1–4. IEEE, 2017. Beirut, Lebanon.
- [33] V.N. Nguyen, D.N. Duong, Y. Chung, and J.W. Lee. A cyclic Vernier two-step TDC for high input range time-of-flight sensor using startup time correction technique. *Sensors*, 18(11), 2018.
- [34] M.Z. Straayer and M.I Perrott. A multi-path gated ring oscillator TDC with first-order noise shaping. *Solid-State Circuits*, *IEEE Journal of*, 44(4):1089 – 1098, 05 2009.
- [35] D. Stoppa, F. Borghetti, J. Richardson, R. Walker, R.K. Henderson, M. Gersbach, and E. Charbon. Ultra compact and low-power TDC and TAC architectures for highly-parallel implementation in time-resolved image sensors. In Proc. International Workshop on ADC Modeling, Testing and Data Converter Analysis and Design (IWADC), 2011. Orvieto, Italy.
- [36] AMS. TDC-GPX ultra high performance 8 channel time to digital converter. Technical report, ScioSense, 2007.
- [37] Jinyuan Wu and Zonghan Shi. The 10-ps wave union TDC: Improving FPGA TDC resolution beyond its cell delay. In 2008 IEEE Nuclear Science Symposium Conference Record, pages 3440–3446, 2008. Dresden, Germany.
- [38] N. Lusardi, F. Garzetti, and A. Geraci. The role of sub-interpolation for delay-line time-to-digital converters in FPGA devices. Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment, 916:204–214, 2019.

- [39] Van Hieu Bui, Seunghyun Beak, Seunghwan Choi, Jongkook Seon, and Taikyeong Ted. Jeong. Thermometer-to-binary encoder with bubble error correction (BEC) circuit for flash analog-to-digital converter (FADC). In *International Conference on Communications and Electronics 2010*, pages 102–106, 2010. Nha Trang, Vietnam.
- [40] Keysight. 81160A pulse function arbitrary noise generator. https://www.keysight.com/il/en/product/81160A/81160a-pulsefunction-arbitrary-noise-generator.html.
- [41] Xilinx. Vitis high-level synthesis user guide (UG1399). Technical report, Xilinx, 2023.
- [42] F. Guzzi. Studio e sviluppo di possibili soluzioni per un rivelatore 3D (X, Y, Time) centroid-based specializzato per misure con radiazione da Free Electron Laser. Master thesis, Università degli studi di Trieste, 2017.
- [43] Y. Ran and M. Marek-Sadowska. Crosstalk noise in FPGAs. In Proceedings 2003. Design Automation Conference (IEEE Cat. No.03CH37451), pages 944–949, 2003. Anaheim, CA, USA.
- [44] Xilinx. Axi chip2chip v4.2 LogiCORE IP product guide. Technical report, Xilinx, 2015.
- [45] Xilinx. Aurora 64B/66B LogiCORE IP product guide (PG074). Technical report, Xilix, 2020.
- [46] IEEE. IEEE standard for information technology LAN/MAN specific requirements -part 3: Carrier sense multiple access with collision detection (CSMA/CD) access method and physical layer specifications. *IEEE Std 802.3, 2000 Edition*, pages 1–1554, 2000.
- [47] Xilinx. UltraScale architechture GTH transceivers. Technical report, Xilinx, 2021.
- [48] A. Beeby. Pump-Probe Laser Spectroscopy. Springer US, Boston, MA, 2002.

- [49] D.H. Auston. Picosecond optoelectronic switching and gating in silicon. Applied Physics Letters, 26(3):101–103, 1975.
- [50] M. Zangrando, M. Finazzi, G. Paolucci, G. Comelli, B. Diviacco, R.P. Walker, D. Cocco, and F. Parmigiani. BACH, the beamline for advanced dichroic and scattering experiments at Elettra. *Review of Scientific Instruments*, 72(2):1313–1319, 2001.
- [51] M. Zangrando, M. Zacchigna, M. Finazzi, D. Cocco, R. Rochow, and F. Parmigiani. Polarized high-brilliance and high-resolution soft Xray source at Elettra: The performance of beamline BACH. *Review* of scientific instruments, 75(1):31–36, 2004.
- [52] L. Stebel, M. Malvestuto, V. Capogrosso, P. Sigalotti, B. Ressel, F. Bondino, E. Magnano, G. Cautero, and F. Parmigiani. Timeresolved soft X-ray absorption setup using multi-bunch operation modes at synchrotrons. *Review of scientific instruments*, 82(12), 2011.
- [53] C. Sonicini. Studio risolto in tempo delle dinamiche degli eccitoni e della separazione di carica nei semiconduttori. PhD thesis, Università degli studi di Trieste, 2018.
- [54] C. Bressler and M. Chergui. Ultrafast X-ray absorption spectroscopy. *Chemical reviews*, 104(4):1781–1812, 2004.
- [55] M. Malvestuto et al. Ultrafast Ge-Te bond dynamics in a phase-change superlattice. *Physical Review B*, 94(9):094310, 2016.
- [56] E. Karantzoulis et al. Elettra and Elettra 2.0. In 12th International Particle Accelerator Conference, page 1474, 2021. Campinas, SP, Brazil.
- [57] Hamamatsu. Fast MCP, Hamamatsu F4655-13. Technical report, Hamamatsu corporation, 1998.
- [58] W.G. Wolber, B.D. Klettke, and P.W. Graves. The preamplified spiraltron electron multiplier. *Review of Scientific Instruments*, 41(5):724–728, 1970.

- [59] C.F. Barnett. The characteristics of an electron multiplier as a detector of heavy particles. Technical report, Oak Ridge National Lab., 1954.
- [60] J.F. Genat, G. Varner, F. Tang, and H. Frisch. Signal processing for picosecond resolution timing measurements. Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment, 607(2):387–393, 2009.
- [61] http://www.elettra.trieste.it/ilo.
- [62] L.W. Joseph. Microchannel plate detectors. Nuclear Instruments and Methods, 162(1):587–601, 1979.
- [63] A.S. Tremsin, J.V. Vallerga, and O.H.W. Siegmund. Overview of spatial and timing resolution of event counting detectors with microchannel plates. Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment, 949:162768, 2020.
- [64] N. Lusardi et al. High-resolution imager based on time-to-space conversion. *IEEE Transactions on Instrumentation and Measurement*, 71:1–11, 2022.
- [65] W. Parkes, K.D. Evans, and E. Mathieson. High resolution positionsensitive detectors using microchannel plates. *Nuclear Instruments* and Methods, 121(1):151–159, 1974.
- [66] J.S. Milnes and J. Howorth. Picosecond time response characteristics of microchannel plate PMT detectors. In 26th International Congress on High-Speed Photography and Photonics, volume 5580, pages 730– 740. SPIE, 2005. Alexandria, Virginia, USA.
- [67] M.I. Mazuritskiy, A. Marcelli, S.B. Dabagov, A.M. Lerer, A. D'Elia, S.J. Rezvani, A.E.A. Mohamed, F. Galdenzi, M. Cautero, M. de Simone, and M. Coreno. Propagation of synchrotron radiation through double microchannel plate device: Comparison of experimental data and wave-approach simulation. *Nuclear Instruments and Methods*

in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment, 1059:168953, 2024.

- [68] Z. Ebrahimpour et al. Characterization in the extreme ultraviolet (XUV) domain of microchannel plate based device using synchrotron radiation. *Journal of Applied Physics*, 134(6), 2023.
- [69] A. Seko and H. Kobayashi. Application of channel multiplier plates as image information preprocessors. *Review of Scientific Instruments*, 44(4):400–405, 1973.
- [70] ORTEC®. Application note 42,. Technical report, AMETEK ORTEC, Oak Ridge, Tennessee, 1996.
- [71] M. Tanaka, H. Ikeda, M. Ikeda, and S. Inaba. Development of a monolithic constant fraction discriminator. *IEEE transactions on nuclear science*, 39(5):1321–1325, 1992.
- [72] Elettra Sincrotrone Trieste. 4RF amplifier, 4-channels pulse amplifier. Technical report, Elettra Sincrotrone Trieste, 2022. https://www.elettra.trieste.it/images/Documents/ILO/Strumenti
- [73] M. Predonzani. Studio e realizzazione di un rivelatore tridimensionale basato su cross delay lines. Master thesis, Università degli studi di Trieste, 2006.
- [74] D.S.G. Pollock et al. Smoothing with cubic splines, 1993.
- [75] Thorlabs. R1DS1P positive 1951 USAF test target, Ø1. Technical report, Thorlabs, 1951.
- [76] J. Lian, Y. Sun, X. Zhang, Y. Feng, T. Bo, T. Xu, X. Shi, H. Cai, and H. Liu. Effect of electron scrubbing on gain and dynamic range of microchannel plate. In *Optical Sensing and Imaging Technologies* and Applications, volume 10846, pages 523–530. SPIE, 2018. Optical Sensing and Imaging Technologies and Applications.
- [77] OnSemi. N-channel logic level enhancement mode field effect transistor, BSS138. Technical report, OnSemi, 2019. https://www.onsemi.com/pdf/datasheet/bss138-d.pdf.

- [78] A. Subramani, K. Ramanathan, M. Selvaraj, M. Cautero, R. Richter, N. Pal, J. Chiarinelli, P. Bolognesi, L. Avaldi, M.V. Vinitha, C.S. Jureddy, and U.R. Kadhane. In search of universalities in the dissociative photoionization of PANHs via isomerizations. *The Journal of Chemical Physics*, 159(10):104308, 09 2023.
- [79] M. Selvaraj, A. Subramani, K. Ramanathan, M. Cautero, R. Richter, N. Pal, P. Bolognesi, L. Avaldi, M.V. Vinitha, C.S. Jureddy, and U.R. Kadhane. Comprehensive survey of VUV induced dissociative photoionization of aniline: Role of H migration assisted isomerization. *Chemical Physics Letters*, 829:140716, 2023.
- [80] R.R Blyth, R Delaunay, M. Zitnik, J. Krempasky, R. Krempaska, J. Slezak, K.C. Prince, R. Richter, M. Vondracek, R. Camilloni, L. Avaldi, M. Coreno, G. Stefani, C. Furlani, M. de Simone, S. Stranges, and M.-Y Adam. The high resolution gas phase photoemission beamline, Elettra. *Journal of Electron Spectroscopy and Related Phenomena*, 101-103:959–964, 1999.
- [81] P. O'Keeffe, P. Bolognesi, M. Coreno, A. Moise, R. Richter, G. Cautero, L. Stebel, R. Sergo, L. Pravica, Y. Ovcharenko, and L. Avaldi. A photoelectron velocity map imaging spectrometer for experiments combining synchrotron and laser radiations. *Review of Scientific Instruments*, 82(3), 2011.
- [82] T.J. Wasowicz, I. Dąbkowska, A. Kivimäki, and R. Richter. Two-body dissociation of isoxazole following double photoionization-an experimental PEPIPICO and theoretical DFT and MP2 study. *Physical Chemistry Chemical Physics*, 25(46):31655–31666, 2023.
- [83] O. Plekan, M. Coreno, V. Feyer, A. Moise, R. Richter, M. De Simone, R. Sankari, and K.C. Prince. Electronic state resolved PEPICO spectroscopy of pyrimidine. *Physica Scripta*, 78(5):058105, 2008.
- [84] O. Jagutzki, A. Cerezo, A. Czasch, R. Dorner, M. Hattas, Min Huang, V. Mergel, U. Spillmann, K. Ullmann-Pfleger, T. Weber, H. Schmidt-Bocking, and G.D.W. Smith. Multiple hit readout of a microchannel

plate detector with a three-layer delay-line anode. *IEEE Transactions* on Nuclear Science, 49(5):2477–2483, 2002.

- [85] G. Cautero, P. Pittana, and R. Sergo. Dispositivo di rilevazione di particelle e relativo metodo di rilevazione, 18 January 2013. Patent ITUD20130118A1.
- [86] R.J. Klaiber. Physical and Optical Properties of Projection Screens, volume 63. Naval Training Device Center, 1966.
- [87] Basler. Basler ace 2 a2A2448-23gcPRO. Technical report, Basler, 2009.
- [88] Tom K Lewellen. Recent developments in PET detector technology. *Physics in Medicine & Biology*, 53(17):R287, 2008.
- [89] D.W. Townsend, J.P.J. Carney, Jeffrey T. Yap, and N.C. Hall. PE-T/CT today and tomorrow. *Journal of Nuclear Medicine*, 45(1 suppl):4S-14S, 2004.
- [90] P. Morrison. On gamma-ray astronomy. Il Nuovo Cimento (1955-1965), 7:858–865, 1958.
- [91] F. Aharonian, J. Buckley, T. Kifune, and G. Sinnis. High energy astrophysics with ground-based gamma ray detectors. *Reports on Progress* in *Physics*, 71(9):096901, 2008.
- [92] M. Wu, K. Moy, C. Kruschwitz, and G. Rochau. Characterizations of MCP performance in the hard X-ray range (6–25 keV). *Review of Scientific Instruments*, 85(11), 2014.
- [93] N. Moffat, R. Bates, M. Bullough, L. Flores, D. Maneuski, L. Simon, N. Tartoni, F. Doherty, and J. Ashby. Low Gain Avalanche Detectors (LGAD) for particle physics and synchrotron applications. *Journal of Instrumentation*, 13(03):C03014, 2018.
- [94] E. Charbon, M. Fishburn, R. Walker, R.K. Henderson, and C. Niclass. SPAD-based sensors. *TOF range-imaging cameras*, pages 11–38, 2013.

- [95] C. Bruschini, H. Homulle, I.M. Antolovic, S. Burri, and E. Charbon. Single-photon avalanche diode imagers in biophotonics: review and outlook. *Light: Science & Applications*, 8(1):87, 2019.
- [96] R.J. Jaszczak, R.E. Coleman, and C.B. Lim. SPECT: Single photon emission computed tomography. *IEEE Transactions on Nuclear Science*, 27(3):1137–1153, 1980.
- [97] D.F. Figer and J. Gallagher. Characterization of a single photon sensing detector for astrophysics. In American Astronomical Society Meeting Abstracts# 235, volume 235, pages 150–02, 2020.
- [98] PRIN Bando 2022 Prot. 20227N9LW7.
- [99] Synopsis. Sentaurus<sup>™</sup> structure editor user guide, 2013. Technical report, Synopsis, 2013.
- [100] M. Colja et al. Synchrotron radiation study of gain, noise, and collection efficiency of GaAs SAM-APDs with staircase structure. Sensors, 22(12):4598, 2022.
- [101] M. Colja et al. Experimental characterization of separate absorption & multiplication GaAs staircase avalanche photodiodes under continuous laser light reveals periodic oscillations at high gains. *Photonics*, 10(8), 2023.
- [102] M Colja, M Cautero, RH Menk, P Palestri, A Gianoncelli, M Antonelli, G Biasiol, SD Zilio, T Steinhartova, C Nichetti, et al. Study of gain, noise, and collection efficiency of gaas sam-apds single pixel. *Journal of Instrumentation*, 17(12):C12020, 2022.
- [103] A. Pilotto, M. Antonelli, F. Arfelli, G. Biasiol, G. Cautero, M. Cautero, M. Colja, F. Driussi, D. Esseni, R.H. Menk, C. Nichetti, F. Rosset, L. Selmi, T. Steinhartova, and P. Palestri. Modeling approaches for gain, noise and time response of avalanche photodiodes for X-rays detection. *Frontiers in Physics*, 10, 2022.

- [104] J. Lauter, D. Protić, A. Förster, and H. Lüth. AlGaAs/GaAs SAM-avalanche photodiode: An X-ray detector for low energy photons. Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment, 356(2-3):324–329, 1995.
- [105] T. Steinhartova et al. Influence of  $\delta$  p-doping on the behaviour of GaAs/AlGaAs SAM-APDs for synchrotron radiation. *Journal of Instrumentation*, 12(11):C11017, 2017.
- [106] P. Yuan, K.A. Anselm, C. Hu, H. Nie, C. Lenox, A.L. Holmes, B.G. Streetman, J.C. Campbell, and R.J. McIntyre. A new look at impact ionization-part II: Gain and noise in short avalanche photodiodes. *IEEE Transactions on Electron Devices*, 46(8):1632–1639, 1999.
- [107] A.P. Craig, C.J. Reyner, A.R.J. Marshall, and D.L. Huffaker. Excess noise in GaAs and AlGaAs avalanche photodiodes with GaSb absorption regions—composite structures grown using interfacial misfit arrays. Applied Physics Letters, 104(21), 2014.
- [108] A. Gianoncelli, G. Kourousias, L. Merolle, M. Altissimo, and A. Bianco. Current status of the TwinMic beamline at Elettra: a soft X-ray transmission and emission microscopy station. *Journal of Synchrotron radiation*, 23(6):1526–1537, 2016.
- [109] B.S. Swartzentruber. Direct measurement of surface diffusion using atom-tracking scanning tunneling microscopy. *Physical review letters*, 76(3):459, 1996.
- [110] L.L. Patera, F. Bianchini, G. Troiano, C. Dri, C. Cepek, M. Peressi, C. Africh, and G. Comelli. Temperature-driven changes of the graphene edge structure on Ni (111): Substrate vs hydrogen passivation. *Nano Letters*, 15(1):56–62, 2015.
- [111] H.J. Freund. Controlling silica in its crystalline and amorphous states: a problem in surface science. Accounts of chemical research, 50(3):446– 449, 2017.

- [112] P. Klapetek, M. Valtr, L. Picco, O.D. Payton, J. Martinek, A. Yacoot, and M. Miles. Large area high-speed metrology SPM system. *Nanotechnology*, 26(6):065501, 2015.
- [113] O.M. Magnussen. Atomic-scale insights into electrode surface dynamics by high-speed scanning probe microscopy. *Chemistry-A European Journal*, 25(56):12865–12883, 2019.
- [114] Z. Yang et al. A high-speed variable-temperature ultrahigh vacuum scanning tunneling microscope with spiral scan capabilities. *Review of Scientific Instruments*, 93(5), 2022.
- [115] F. Esch, C. Dri, A. Spessot, C. Africh, G. Cautero, D. Giuressi, R. Sergo, R. Tommasini, and G. Comelli. The FAST module: An add-on unit for driving commercial scanning probe microscopes at video rate and beyond. *Review of Scientific Instruments*, 82(5), 2011.
- [116] J.B. Vuković and R. Antanasijević. Scanning probe microscopy (tunneling, atomic force, confocal and acoustic) in particle track detectors. *Radiation Measurements*, 25(1):745–748, 1995. Nuclear Tracks in Solids.
- [117] C. Dri et al. The new FAST module: A portable and transparent addon module for time-resolved investigations with commercial scanning probe microscopes. *Ultramicroscopy*, 205:49–56, 2019.
- [118] National Instruments. Producer/consumer architecture in LabVIEW. Technical report, National Instruments, 2023.
- [119] R. Bitter, T. Mohiuddin, and M. Nawrocki. LabVIEW: Advanced programming techniques. CRC press, 2017.
- [120] F. Esch, C. Dri, G. Comelli, C. Africh, and A. Spessot. Method for driving a scanning probe microscope at elevated scan frequencies, 13 May 2014. US Patent 8,726,409.
- [121] HDF Group. Hierarichycal Data Format. https://www.hdfgroup.org.

- [122] G. Troiano. Sviluppo di un sistema basato su FlexRIO per acquisizioni di immagini STM a frequenze video. Master thesis, Università degli studi di Trieste, 2012.
- [123] H. Jung and D.G. Gweon. Creep characteristics of piezoelectric actuators. *Review of scientific Instruments*, 71(4):1896–1900, 2000.
- [124] A. Bourgund, B. Lechner, C. Dri, C. Schmid, D. Tiemann, J. Filser, K. Briegel, M Panighel, and S. Spitzenpfeil. pyfastspm v1.0.4 documentation, 2023. https://fastspm.gitlab.io/pyfastspm/guide.html.
- [125] B.A. Mantooth, Z.J. Donhauser, K.F. Kelly, and P.S. Weiss. Crosscorrelation image tracking for drift correction and adsorbate analysis. *Review of Scientific Instruments*, 73(2):313–317, 2002.
- [126] N. Clark, D.J. Kelly, M. Zhou, Y. Zou, C.W. Myung, D.G. Hopkinson, C. Schran, A. Michaelides, R. Gorbachev, and S.J. Haigh. Tracking single adatoms in liquid in a transmission electron microscope. *Nature*, 609(7929):942–947, 2022.
- [127] A. Bourgund, B.A.J. Lechner, M. Meier, C. Franchini, G.S. Parkinson,
  U. Heiz, and F. Esch. Influence of local defects on the dynamics of O–
  H bond breaking and formation on a magnetite surface. *The Journal* of *Physical Chemistry C*, 123(32):19742–19747, 2019.
- [128] S. Kaiser, F. Maleki, K. Zhang, W. Harbich, U. Heiz, S. Tosoni, B.A.J. Lechner, G. Pacchioni, and F. Esch. Cluster catalysis with lattice oxygen: Tracing oxygen transport from a magnetite (001) support onto small Pt clusters. Acs Catalysis, 11(15):9519–9529, 2021.
- [129] P. Rahe, J. Schütte, W. Schniederberend, M. Reichling, M. Abe, Y. Sugimoto, and A. Kühnle. Flexible drift-compensation system for precise 3d force mapping in severe drift environments. *Review of Scientific Instruments*, 82(6), 2011.
- [130] W.C. Michels and N.L. Curtis. A pentode lock-in amplifier of high frequency selectivity. *Review of Scientific Instruments*, 12(9):444–447, 1941.
- [131] D.W. Pohl and R. Möller. "Tracking" tunneling microscopy. *Review of Scientific Instruments*, 59(6):840–842, 1988.
- [132] R. Bliem, J.E.S. van der Hoeven, J. Hulva, J. Pavelec, O. Gamba, P.E. de Jongh, M. Schmid, P. Blaha, U. Diebold, and G.S. Parkinson. Dual role of CO in the stability of subnano Pt clusters at the Fe3O4 (001) surface. *Proceedings of the National Academy of Sciences*, 113(32):8921–8926, 2016.
- [133] Wireshark. https://www.wireshark.org/.
- [134] F. Garzetti, N. Corna, N. Lusardi, A. Costa, E. Ronconi, S. Salgaro, A. Geraci, G. Brajnik, S. Carrato, G. Cautero, M. Cautero, R. Sergo, and L. Stebel. Fully fpga-based innovative detection setup for highresolution time resolved experiments. In 2021 IEEE Nuclear Science Symposium and Medical Imaging Conference (NSS/MIC), pages 1–5, 2021. Piscataway, NJ, USA.
- [135] F. Garzetti, N. Lusardi, N. Corna, S. Salgaro, N. Busola, A. Geraci, G. Brajnik, S. Carrato, G. Cautero, M. Cautero, R. Sergo, and L. Stebel. Fully FPGA-based 3d (X,Y,t) imaging system with cross delaylines detectors and eight-channels high-performance time-to-digital converter. In 2020 IEEE Nuclear Science Symposium and Medical Imaging Conference (NSS/MIC), pages 1–4, 2020. Boston, MA, USA.
- [136] R.H. Menk, F. Arfelli, M. Cautero, G. Cautero, M. Di Fraia, M. Coreno, F. Galdenzi, and W. Tutsch. On the possibility to utilize a PCO Edge 4.2 bi scientific CMOS imager for extended ultra violet and soft X-ray photon detection. *Journal of Instrumentation*, 17(01):C01058, 2022.
- [137] P. Kapusta, M. Wahl, and R. Erdmann. Modern TCSPC electronics: principles and acquisition modes. Springer, 2015.
- [138] National Communications System Technology & Standards Division. *Telecommunications: glossary of telecommunication terms*. General Services Administration Information Technology Service, 1996, August 7.

[139] Oswald H.W. Siegmund. 7 - amplifying and position sensitive detectors. In J.A.R. Samson and D.L. Ederer, editors, *Vacuum Ultraviolet Spectroscopy*, pages 139–175. Academic Press, Burlington, 1999.