N-p-n bipolar-junction-transistor detector with integrated p-n-p biasing transistor – feasibility study, design, and first experimental results.

N-p-n bipolar-junction-transistor detector with integrated p-n-p biasing transistor – feasibility study, design, and first experimental results / VERZELLESI G; BERGAMINI D; DALLA BETTA G.F; PIEMONTE C; BOSCARDIN M; BOSISIO L.; BETTARINI S; BATIGNANI G. - In: SEMICONDUCTOR SCIENCE AND TECHNOLOGY. - ISSN 0268-1242. - 21(2006), pp. 194-200.



Titolo: N-p-n bipolar-junction-transistor detector with integrated p-n-p biasing transistor – feasibility study, design, and first experimental results.
Autori: 
BOSISIO, LUCIANO
mostra contributor esterni 
Data di pubblicazione: 2006
Rivista: 
SEMICONDUCTOR SCIENCE AND TECHNOLOGY  
Handle: http://hdl.handle.net/11368/1691023
Appare nelle tipologie:1.1 Articolo in Rivista

File in questo prodotto:
Non ci sono file associati a questo prodotto.
Utilizza questo identificativo per citare o creare un link a questo documento:
http://hdl.handle.net/11368/1691023
  • Citazioni
  • PubMed Central ND
  • Scopus ND
  • WOS ND

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
 
 
 
©2014 University of Trieste dove siamo Privacy
Piazzale Europa,1 34127 Trieste, Italia - Tel. +39 040.558.7111 - P.IVA 00211830328 - C.F. 80013890324 - P.E.C.: ateneo@pec.units.it
 Copyright © 2020